Trying to create a grammar for ARM Unified Assembler Language as specified in ARM Architecture Reference Manual, this is list of all instructions assembler syntaxes.

instructions.txt

ADC{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
ADC{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
ADC{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
ADD{<c>}{<q>} <Rd>, PC, #<const>
ADD{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
ADD{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
ADD{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
ADD{S}{<c>}{<q>} {<Rd>,} SP, #<const>
ADD{S}{<c>}{<q>} {<Rd>,} SP, <Rm>{, <shift>}
ADDW{<c>}{<q>} {<Rd>,} <Rn>, #<const>
ADDW{<c>}{<q>} {<Rd>,} SP, #<const>
ADR{<c>}{<q>} <Rd>, <label>
AND{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
AND{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
AND{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
ASR{S}{<c>}{<q>} {<Rd>,} <Rm>, #<imm>
ASR{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
B{<c>}{<q>} <label>
BFC{<c>}{<q>} <Rd>, #<lsb>, #<width>
BFI{<c>}{<q>} <Rd>, <Rn>, #<lsb>, #<width>
BIC{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
BIC{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
BIC{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
BKPT{<q>} {#}<imm>
BL{X}{<c>}{<q>} <label>
BLX{<c>}{<q>} <Rm>
BX{<c>}{<q>} <Rm>
BXJ{<c>}{<q>} <Rm>
CB{N}Z{<q>} <Rn>, <label>
CDP{2}{<c>}{<q>} <coproc>, {#}<opc1>, <CRd>, <CRn>, <CRm> {, {#}<opc2>}
CLREX{<c>}{<q>}
CLZ{<c>}{<q>} <Rd>, <Rm>
CMN{<c>}{<q>} <Rn>, #<const>
CMN{<c>}{<q>} <Rn>, <Rm> {, <shift>}
CMN{<c>}{<q>} <Rn>, <Rm>, <type> <Rs>
CMP{<c>}{<q>} <Rn>, #<const>
CMP{<c>}{<q>} <Rn>, <Rm> {, <shift>}
CMP{<c>}{<q>} <Rn>, <Rm>, <type> <Rs>
CPY <Rd>, <Rn>
DBG{<c>}{<q>} #<option>
DMB{<c>}{<q>} {<option>}
DSB{<c>}{<q>} {<option>}
EOR{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
EOR{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
EOR{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
ISB{<c>}{<q>} {<option>}
IT{<x>{<y>{<z>}}}{<q>} <firstcond>
LDC{2}{L}{<c>}{<q>} <coproc>, <CRd>, <label>
LDC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [PC, #+/-<imm>]
LDC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [PC], <option>
LDC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [<Rn>, #+/-<imm>]!
LDC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [<Rn>], #+/-<imm>
LDC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [<Rn>{, #+/-<imm>}]
LDC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [<Rn>], <option>
LDM{<c>}{<q>} <Rn>{!}, <registers>
LDM{<c>}{<q>} SP!, <registers>
LDMDA{<c>}{<q>} <Rn>{!}, <registers>
LDMDB{<c>}{<q>} <Rn>{!}, <registers>
LDMIB{<c>}{<q>} <Rn>{!}, <registers>
LDRB{<c>}{<q>} <Rt>, <label>
LDRB{<c>}{<q>} <Rt>, [PC, #+/-<imm>]
LDRB{<c>}{<q>} <Rt>, [<Rn> {, #+/-<imm>}]
LDRB{<c>}{<q>} <Rt>, [<Rn>, #+/-<imm>]!
LDRB{<c>}{<q>} <Rt>, [<Rn>], #+/-<imm>
LDRB{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>{, <shift>}]
LDRB{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>{, <shift>}]!
LDRB{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm>{, <shift>}
LDRBT{<c>}{<q>} <Rt>, [<Rn> {, #<imm>}]
LDRBT{<c>}{<q>} <Rt>, [<Rn>] {, #+/-<imm>}
LDRBT{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm> {, <shift>}
LDR{<c>}{<q>} <Rt>, <label>
LDR{<c>}{<q>} <Rt>, [PC, #+/-<imm>]
LDR{<c>}{<q>} <Rt>, [<Rn> {, #+/-<imm>}]
LDR{<c>}{<q>} <Rt>, [<Rn>, #+/-<imm>]!
LDR{<c>}{<q>} <Rt>, [<Rn>], #+/-<imm>
LDR{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}]
LDR{<c>}{<q>} <Rt>, [<Rn>, {+/-}<Rm>{, <shift>}]!
LDR{<c>}{<q>} <Rt>, [<Rn>, {+}<Rm>{, <shift>}]
LDR{<c>}{<q>} <Rt>, [<Rn>], {+/-}<Rm>{, <shift>}
LDRD{<c>}{<q>} <Rt>, <Rt2>, <label>
LDRD{<c>}{<q>} <Rt>, <Rt2>, [PC, #+/-<imm>]
LDRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn> {, #+/-<imm>}]
LDRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>, #+/-<imm>]!
LDRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>], #+/-<imm>
LDRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>, +/-<Rm>]
LDRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>, +/-<Rm>]!
LDRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>], +/-<Rm>
LDREXB{<c>}{<q>} <Rt>, [<Rn>]
LDREX{<c>}{<q>} <Rt>, [<Rn> {, #<imm>}]
LDREXD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>]
LDREXH{<c>}{<q>} <Rt>, [<Rn>]
LDRH{<c>}{<q>} <Rt>, <label>
LDRH{<c>}{<q>} <Rt>, [PC, #+/-<imm>]
LDRH{<c>}{<q>} <Rt>, [<Rn> {, #+/-<imm>}]
LDRH{<c>}{<q>} <Rt>, [<Rn>, #+/-<imm>]!
LDRH{<c>}{<q>} <Rt>, [<Rn>], #+/-<imm>
LDRH{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>]
LDRH{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>]!
LDRH{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm>
LDRH{<c>}{<q>} <Rt>, [<Rn>, <Rm>{, LSL #<imm>}]
LDRHT{<c>}{<q>} <Rt>, [<Rn> {, #<imm>}]
LDRHT{<c>}{<q>} <Rt>, [<Rn>] {, #+/-<imm>}
LDRHT{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm>
LDRSB{<c>}{<q>} <Rt>, <label>
LDRSB{<c>}{<q>} <Rt>, [PC, #+/-<imm>]
LDRSB{<c>}{<q>} <Rt>, [<Rn> {, #+/-<imm>}]
LDRSB{<c>}{<q>} <Rt>, [<Rn>, #+/-<imm>]!
LDRSB{<c>}{<q>} <Rt>, [<Rn>], #+/-<imm>
LDRSB{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>]
LDRSB{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>]!
LDRSB{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm>
LDRSB{<c>}{<q>} <Rt>, [<Rn>, <Rm>{, LSL #<imm>}]
LDRSBT{<c>}{<q>} <Rt>, [<Rn> {, #<imm>}]
LDRSBT{<c>}{<q>} <Rt>, [<Rn>] {, #+/-<imm>}
LDRSBT{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm>
LDRSH{<c>}{<q>} <Rt>, <label>
LDRSH{<c>}{<q>} <Rt>, [PC, #+/-<imm>]
LDRSH{<c>}{<q>} <Rt>, [<Rn> {, #+/-<imm>}]
LDRSH{<c>}{<q>} <Rt>, [<Rn>, #+/-<imm>]!
LDRSH{<c>}{<q>} <Rt>, [<Rn>], #+/-<imm>
LDRSH{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>]
LDRSH{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>]!
LDRSH{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm>
LDRSH{<c>}{<q>} <Rt>, [<Rn>, <Rm>{, LSL #<imm>}]
LDRSHT{<c>}{<q>} <Rt>, [<Rn> {, #<imm>}]
LDRSHT{<c>}{<q>} <Rt>, [<Rn>] {, #+/-<imm>}
LDRSHT{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm>
LDRT{<c>}{<q>} <Rt>, [<Rn> {, #<imm>}]
LDRT{<c>}{<q>} <Rt>, [<Rn>] {, #+/-<imm>}
LDRT{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm> {, <shift>}
LSL{S}{<c>}{<q>} {<Rd>,} <Rm>, #<imm5>
LSL{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
LSR{S}{<c>}{<q>} {<Rd>,} <Rm>, #<imm>
LSR{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
MCR{2}{<c>}{<q>} <coproc>, {#}<opc1>, <Rt>, <CRn>, <CRm>{, {#}<opc2>}
MCRR{2}{<c>}{<q>} <coproc>, {#}<opc1>, <Rt>, <Rt2>, <CRm>
MLA{S}{<c>}{<q>} <Rd>, <Rn>, <Rm>, <Ra>
MLS{<c>}{<q>} <Rd>, <Rn>, <Rm>, <Ra>
MOV{S}{<c>}{<q>} <Rd>, #<const>
MOV{S}{<c>}{<q>} <Rd>, <Rm>
MOV{S} <Rd>, <Rm>, ASR #<n>
MOV{S} <Rd>, <Rm>, ASR <Rs>
MOV{S} <Rd>, <Rm>, LSL #<n>
MOV{S} <Rd>, <Rm>, LSL <Rs>
MOV{S} <Rd>, <Rm>, LSR #<n>
MOV{S} <Rd>, <Rm>, LSR <Rs>
MOV{S} <Rd>, <Rm>, ROR #<n>
MOV{S} <Rd>, <Rm>, ROR <Rs>
MOV{S} <Rd>, <Rm>, RRX
MOVT{<c>}{<q>} <Rd>, #<imm16>
MOVW{<c>}{<q>} <Rd>, #<const>
MRC{2}{<c>}{<q>} <coproc>, {#}<opc1>, <Rt>, <CRn>, <CRm>{, {#}<opc2>}
MRRC{2}{<c>}{<q>} <coproc>, {#}<opc1>, <Rt>, <Rt2>, <CRm>
MRS{<c>}{<q>} <Rd>, <spec_reg>
MSR{<c>}{<q>} <spec_reg>, #<imm>
MSR{<c>}{<q>} <spec_reg>, <Rn>
MUL{S}{<c>}{<q>} <Rd>, <Rn>{, <Rm>}
MVN{S}{<c>}{<q>} <Rd>, #<const>
MVN{S}{<c>}{<q>} <Rd>, <Rm> {, <shift>}
MVN{S}{<c>}{<q>} <Rd>, <Rm>, <type> <Rs>
NEG{<c>}{<q>} <Rd>, <Rm>
NOP{<c>}{<q>}
ORN{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
ORN{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
ORR{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
ORR{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
ORR{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
PKHBT{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, LSL #<imm>}
PKHTB{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, ASR #<imm>}
PLD{<c>}{<q>} <label>
PLD{<c>}{<q>} [PC, #+/-<imm>]
PLD{W}{<c>}{<q>} [<Rn> {, #+/-<imm>}]
PLD{W}{<c>}{<q>} [<Rn>, +/-<Rm> {, <shift>}]
PLI{<c>}{<q>} <label>
PLI{<c>}{<q>} [PC, #+/-<imm>]
PLI{<c>}{<q>} [<Rn> {, #+/-<imm>}]
PLI{<c>}{<q>} [<Rn>, +/-<Rm> {, <shift>}]
POP{<c>}{<q>} <registers>
PUSH{<c>}{<q>} <registers>
QADD16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
QADD8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
QADD{<c>}{<q>} {<Rd>,} <Rm>, <Rn>
QASX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
QDADD{<c>}{<q>} {<Rd>,} <Rm>, <Rn>
QDSUB{<c>}{<q>} {<Rd>,} <Rm>, <Rn>
QSAX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
QSUB16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
QSUB8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
QSUB{<c>}{<q>} {<Rd>,} <Rm>, <Rn>
RBIT{<c>}{<q>} <Rd>, <Rm>
REV16{<c>}{<q>} <Rd>, <Rm>
REV{<c>}{<q>} <Rd>, <Rm>
REVSH{<c>}{<q>} <Rd>, <Rm>
ROR{S}{<c>}{<q>} {<Rd>,} <Rm>, #<imm>
ROR{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
RRX{S}{<c>}{<q>} {<Rd>,} <Rm>
RSB{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
RSB{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
RSB{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
RSC{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
RSC{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
RSC{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
SADD16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SADD8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SASX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SBC{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
SBC{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
SBC{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
SBFX{<c>}{<q>} <Rd>, <Rn>, #<lsb>, #<width>
SDIV{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SEL{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SETEND{<q>} <endian_specifier>
SEV{<c>}{<q>}
SHADD16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SHADD8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SHASX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SHSAX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SHSUB16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SHSUB8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SMLAD{X}{<c>}{<q>} <Rd>, <Rn>, <Rm>, <Ra>
SMLALD{X}{<c>}{<q>} <RdLo>, <RdHi>, <Rn>, <Rm>
SMLAL{S}{<c>}{<q>} <RdLo>, <RdHi>, <Rn>, <Rm>
SMLAL<x><y>{<c>}{<q>} <RdLo>, <RdHi>, <Rn>, <Rm>
SMLAW<y>{<c>}{<q>} <Rd>, <Rn>, <Rm>, <Ra>
SMLA<x><y>{<c>}{<q>} <Rd>, <Rn>, <Rm>, <Ra>
SMLSD{X}{<c>}{<q>} <Rd>, <Rn>, <Rm>, <Ra>
SMLSLD{X}{<c>}{<q>} <RdLo>, <RdHi>, <Rn>, <Rm>
SMMLA{R}{<c>}{<q>} <Rd>, <Rn>, <Rm>, <Ra>
SMMLS{R}{<c>}{<q>} <Rd>, <Rn>, <Rm>, <Ra>
SMMUL{R}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SMUAD{X}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SMULL{S}{<c>}{<q>} <RdLo>, <RdHi>, <Rn>, <Rm>
SMULW<y>{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SMUL<x><y>{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SMUSD{X}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SSAT16{<c>}{<q>} <Rd>, #<imm>, <Rn>
SSAT{<c>}{<q>} <Rd>, #<imm>, <Rn> {, <shift>}
SSAX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SSUB16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
SSUB8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
STC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [<Rn>, #+/-<imm>]!
STC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [<Rn>], #+/-<imm>
STC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [<Rn>{, #+/-<imm>}]
STC{2}{L}{<c>}{<q>} <coproc>, <CRd>, [<Rn>], <option>
STM{<c>}{<q>} <Rn>{!}, <registers>
STMDA{<c>}{<q>} <Rn>{!}, <registers>
STMDB{<c>}{<q>} <Rn>{!}, <registers>
STMDB{<c>}{<q>} SP!, <registers>
STMIB{<c>}{<q>} <Rn>{!}, <registers>
STRB{<c>}{<q>} <Rt>, [<Rn> {, #+/-<imm>}]
STRB{<c>}{<q>} <Rt>, [<Rn>, #+/-<imm>]!
STRB{<c>}{<q>} <Rt>, [<Rn>], #+/-<imm>
STRB{<c>}{<q>} <Rt>, [<Rn>, <Rm>{, <shift>}]
STRB{<c>}{<q>} <Rt>, [<Rn>, <Rm>{, <shift>}]!
STRB{<c>}{<q>} <Rt>, [<Rn>], <Rm>{, <shift>}
STRBT{<c>}{<q>} <Rt>, [<Rn> {, #<imm>}]
STRBT{<c>}{<q>} <Rt>, [<Rn>] {, #<imm>}
STRBT{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm> {, <shift>}
STR{<c>}{<q>} <Rt>, [<Rn> {, #+/-<imm>}]
STR{<c>}{<q>} <Rt>, [<Rn>, #+/-<imm>]!
STR{<c>}{<q>} <Rt>, [<Rn>], #+/-<imm>
STR{<c>}{<q>} <Rt>, [<Rn>, <Rm>{, <shift>}]
STR{<c>}{<q>} <Rt>, [<Rn>, <Rm>{, <shift>}]!
STR{<c>}{<q>} <Rt>, [<Rn>], <Rm>{, <shift>}
STRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn> {, #+/-<imm>}]
STRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>, #+/-<imm>]!
STRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>], #+/-<imm>
STRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>, +/-<Rm>]
STRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>, +/-<Rm>]!
STRD{<c>}{<q>} <Rt>, <Rt2>, [<Rn>], +/-<Rm>
STREXB{<c>}{<q>} <Rd>, <Rt>, [<Rn>]
STREX{<c>}{<q>} <Rd>, <Rt>, [<Rn> {, #<imm>}]
STREXD{<c>}{<q>} <Rd>, <Rt>, <Rt2>, [<Rn>]
STREXH{<c>}{<q>} <Rd>, <Rt>, [<Rn>]
STRH{<c>}{<q>} <Rt>, [<Rn> {, #+/-<imm>}]
STRH{<c>}{<q>} <Rt>, [<Rn>, #+/-<imm>]!
STRH{<c>}{<q>} <Rt>, [<Rn>], #+/-<imm>
STRH{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>]!
STRH{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm>
STRH{<c>}{<q>} <Rt>, [<Rn>, +/-<Rm>{, LSL #<imm>}]
STRHT{<c>}{<q>} <Rt>, [<Rn> {, #<imm>}]
STRHT{<c>}{<q>} <Rt>, [<Rn>] {, #+/-<imm>}
STRHT{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm>
STRT{<c>}{<q>} <Rt>, [<Rn> {, #<imm>}]
STRT{<c>}{<q>} <Rt>, [<Rn>] {, #+/-<imm>}
STRT{<c>}{<q>} <Rt>, [<Rn>], +/-<Rm> {, <shift>}
SUB{<c>}{<q>} <Rd>, PC, #<const>
SUB{S}{<c>}{<q>} {<Rd>,} <Rn>, #<const>
SUB{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <shift>}
SUB{S}{<c>}{<q>} {<Rd>,} <Rn>, <Rm>, <type> <Rs>
SUB{S}{<c>}{<q>} {<Rd>,} SP, #<const>
SUB{S}{<c>}{<q>} {<Rd>,} SP, <Rm> {, <shift>}
SUBW{<c>}{<q>} {<Rd>,} <Rn>, #<const>
SUBW{<c>}{<q>} {<Rd>,} SP, #<const>
SVC{<c>}{<q>} {#}<imm>
SWP{B}{<c>}{<q>} <Rt>, <Rt2>, [<Rn>]
SXTAB16{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <rotation>}
SXTAB{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <rotation>}
SXTAH{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <rotation>}
SXTB16{<c>}{<q>} {<Rd>,} <Rm> {, <rotation>}
SXTB{<c>}{<q>} {<Rd>,} <Rm> {, <rotation>}
SXTH{<c>}{<q>} {<Rd>,} <Rm> {, <rotation>}
TBB{<c>}{<q>} [<Rn>, <Rm>]
TBH{<c>}{<q>} [<Rn>, <Rm>, LSL #1]
TEQ{<c>}{<q>} <Rn>, #<const>
TEQ{<c>}{<q>} <Rn>, <Rm> {, <shift>}
TEQ{<c>}{<q>} <Rn>, <Rm>, <type> <Rs>
TST{<c>}{<q>} <Rn>, #<const>
TST{<c>}{<q>} <Rn>, <Rm> {, <shift>}
TST{<c>}{<q>} <Rn>, <Rm>, <type> <Rs>
UADD16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UADD8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UASX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UBFX{<c>}{<q>} <Rd>, <Rn>, #<lsb>, #<width>
UDF{<c>}{<q>} {#}<imm>
UDIV{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UHADD16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UHADD8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UHASX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UHSAX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UHSUB16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UHSUB8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UMAAL{<c>}{<q>} <RdLo>, <RdHi>, <Rn>, <Rm>
UMLAL{S}{<c>}{<q>} <RdLo>, <RdHi>, <Rn>, <Rm>
UMULL{S}{<c>}{<q>} <RdLo>, <RdHi>, <Rn>, <Rm>
UQADD16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UQADD8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UQASX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UQSAX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UQSUB16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UQSUB8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
USAD8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
USADA8{<c>}{<q>} <Rd>, <Rn>, <Rm>, <Ra>
USAT16{<c>}{<q>} <Rd>, #<imm>, <Rn>
USAT{<c>}{<q>} <Rd>, #<imm>, <Rn> {, <shift>}
USAX{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
USUB16{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
USUB8{<c>}{<q>} {<Rd>,} <Rn>, <Rm>
UXTAB16{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <rotation>}
UXTAB{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <rotation>}
UXTAH{<c>}{<q>} {<Rd>,} <Rn>, <Rm> {, <rotation>}
UXTB16{<c>}{<q>} {<Rd>,} <Rm> {, <rotation>}
UXTB{<c>}{<q>} {<Rd>,} <Rm> {, <rotation>}
UXTH{<c>}{<q>} {<Rd>,} <Rm> {, <rotation>}
VABA{<q>}.<dt> <Dd>, <Dn>, <Dm>
VABA{<q>}.<dt> <Qd>, <Qn>, <Qm>
VABAL{<q>}.<dt> <Qd>, <Dn>, <Dm>
VABD{<q>}.<dt> {<Dd>, }<Dn>, <Dm>
VABD{<q>}.<dt> {<Qd>, }<Qn>, <Qm>
VABD{<q>}.F32 {<Dd>, }<Dn>, <Dm>
VABD{<q>}.F32 {<Qd>, }<Qn>, <Qm>
VABDL{<q>}.<dt> <Qd>, <Dn>, <Dm>
VABS{<q>}.<dt> <Dd>, <Dm>
VABS{<q>}.<dt> <Qd>, <Qm>
VABS{<q>}.F32 <Sd>, <Sm>
VABS{<q>}.F64 <Dd>, <Dm>
VACGE{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VACGE{<q>}.F32 {<Qd>,} <Qn>, <Qm>
VACGT{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VACGT{<q>}.F32 {<Qd>,} <Qn>, <Qm>
VADD{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VADD{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VADD{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VADD{<q>}.F32 {<Qd>,} <Qn>, <Qm>
VADD{<q>}.F32 {<Sd>,} <Sn>, <Sm>
VADD{<q>}.F64 {<Dd>,} <Dn>, <Dm>
VADDHN{<q>}.<dt> <Dd>, <Qn>, <Qm>
VADDL{<q>}.<dt> <Qd>, <Dn>, <Dm>
VADDW{<q>}.<dt> {<Qd>,} <Qn>, <Dm>
VAND{<q>}{.<dt>} {<Dd>,} <Dn>, <Dm>
VAND{<q>}{.<dt>} {<Qd>,} <Qn>, <Qm>
VBIC{<q>}.<dt> {<Dd>,} <Dd>, #<imm>>
VBIC{<q>}{.<dt>} {<Dd>,} <Dn>, <Dm>
VBIC{<q>}.<dt> {<Qd>,} <Qd>, #<imm>
VBIC{<q>}{.<dt>} {<Qd>,} <Qn>, <Qm>
VBIF{<q>}{.<dt>} {<Dd>,} <Dn>, <Dm>
VBIF{<q>}{.<dt>} {<Qd>,} <Qn>, <Qm>
VBIT{<q>}{.<dt>} {<Dd>,} <Dn>, <Dm>
VBIT{<q>}{.<dt>} {<Qd>,} <Qn>, <Qm>
VBSL{<q>}{.<dt>} {<Dd>,} <Dn>, <Dm>
VBSL{<q>}{.<dt>} {<Qd>,} <Qn>, <Qm>
VCEQ{<q>}.<dt> {<Dd>,} <Dm>, #0
VCEQ{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VCEQ{<q>}.<dt> {<Qd>,} <Qm>, #0
VCEQ{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VCGE{<q>}.<dt> {<Dd>,} <Dm>, #0
VCGE{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VCGE{<q>}.<dt> {<Qd>,} <Qm>, #0
VCGE{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VCGT{<q>}.<dt> {<Dd>,} <Dm>, #0
VCGT{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VCGT{<q>}.<dt> {<Qd>,} <Qm>, #0
VCGT{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VCLE{<q>}.<dt> {<Dd>,} <Dm>, #0
VCLE{<q>}.<dt> {<Qd>,} <Qm>, #0
VCLS{<q>}.<dt> <Dd>, <Dm>
VCLS{<q>}.<dt> <Qd>, <Qm>
VCLT{<q>}.<dt> {<Dd>,} <Dm>, #0
VCLT{<q>}.<dt> {<Qd>,} <Qm>, #0
VCLZ{<q>}.<dt> <Dd>, <Dm>
VCLZ{<q>}.<dt> <Qd>, <Qm>
VCMP{E}{<q>}.F32 <Sd>, #0.0
VCMP{E}{<q>}.F32 <Sd>, <Sm>
VCMP{E}{<q>}.F64 <Dd>, #0.0
VCMP{E}{<q>}.F64 <Dd>, <Dm>
VCNT{<q>}.8 <Dd>, <Dm>
VCNT{<q>}.8 <Qd>, <Qm>
VCVT{<q>}.F16.F32 <Dd>, <Qm>
VCVT{<q>}.F32.F16 <Qd>, <Dm>
VCVT{<q>}.F32.F64 <Sd>, <Dm>
VCVT{<q>}.F32.<Td> <Sd>, <Sd>, #<fbits>
VCVT{<q>}.F32.<Tm> <Sd>, <Sm>
VCVT{<q>}.F64.F32 <Dd>, <Sm>
VCVT{<q>}.F64.<Td> <Dd>, <Dd>, #<fbits>
VCVT{<q>}.F64.<Tm> <Dd>, <Sm>
VCVT{<q>}.<Td>.F32 <Sd>, <Sd>, #<fbits>
VCVT{<q>}.<Td>.F64 <Dd>, <Dd>, #<fbits>
VCVT{<q>}.<Td>.<Tm> <Dd>, <Dm>
VCVT{<q>}.<Td>.<Tm> <Dd>, <Dm>, #<fbits>
VCVT{<q>}.<Td>.<Tm> <Qd>, <Qm>
VCVT{<q>}.<Td>.<Tm> <Qd>, <Qm>, #<fbits>
VCVT{R}{<q>}.S32.F32 <Sd>, <Sm>
VCVT{R}{<q>}.S32.F64 <Sd>, <Dm>
VCVT{R}{<q>}.U32.F32 <Sd>, <Sm>
VCVT{R}{<q>}.U32.F64 <Sd>, <Dm>
VCVT<y>{<q>}.F16.F32 <Sd>, <Sm>
VCVT<y>{<q>}.F32.F16 <Sd>, <Sm>
VDIV{<q>}.F32 {<Sd>,} <Sn>, <Sm>
VDIV{<q>}.F64 {<Dd>,} <Dn>, <Dm>
VDUP{<q>}.<size> <Dd>, <Dm[x]>
VDUP{<q>}.<size> <Dd>, <Rt>
VDUP{<q>}.<size> <Qd>, <Dm[x]>
VDUP{<q>}.<size> <Qd>, <Rt>
VEOR{<q>}{.<dt>} {<Dd>,} <Dn>, <Dm>
VEOR{<q>}{.<dt>} {<Qd>,} <Qn>, <Qm>
VEXT{<q>}.<size> {<Dd>,} <Dn>, <Dm>, #<imm>
VEXT{<q>}.<size> {<Qd>,} <Qn>, <Qm>, #<imm>
VFM<y>.F32 <Dd>, <Dn>, <Dm>
VFM<y>.F32 <Qd>, <Qn>, <Qm>
VFM<y>.F32 <Sd>, <Sn>, <Sm>
VFM<y>.F64 <Dd>, <Dn>, <Dm>
VFNM<y>.F32 <Sd>, <Sn>, <Sm>
VFNM<y>.F64 <Dd>, <Dn>, <Dm>
VHADD{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VHADD{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VHSUB{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VHSUB{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VLD1{<q>}.<size> <list>, [<Rn>{:<align>}]
VLD1{<q>}.<size> <list>, [<Rn>{:<align>}]!
VLD1{<q>}.<size> <list>, [<Rn>{:<align>}], <Rm>
VLD2{<q>}.<size> <list>, [<Rn>{:<align>}]
VLD2{<q>}.<size> <list>, [<Rn>{:<align>}]!
VLD2{<q>}.<size> <list>, [<Rn>{:<align>}], <Rm>
VLD3{<q>}.<size> <list>, [<Rn>]
VLD3{<q>}.<size> <list>, [<Rn>]!
VLD3{<q>}.<size> <list>, [<Rn>{:<align>}]
VLD3{<q>}.<size> <list>, [<Rn>{:<align>}]!
VLD3{<q>}.<size> <list>, [<Rn>{:<align>}], <Rm>
VLD3{<q>}.<size> <list>, [<Rn>], <Rm>
VLD4{<q>}.<size> <list>, [<Rn>{:<align>}]
VLD4{<q>}.<size> <list>, [<Rn>{:<align>}]!
VLD4{<q>}.<size> <list>, [<Rn>{:<align>}], <Rm>
VLDM{<mode>}{<q>}{.<size>} <Rn>{!}, <list>
VLDR{<q>}{.32} <Sd>, <label>
VLDR{<q>}{.32} <Sd>, [PC, #+/-<imm>]
VLDR{<q>}{.32} <Sd>, [<Rn> {, #+/-<imm>}]
VLDR{<q>}{.64} <Dd>, <label>
VLDR{<q>}{.64} <Dd>, [PC, #+/-<imm>]
VLDR{<q>}{.64} <Dd>, [<Rn> {, #+/-<imm>}]
VMAX{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VMAX{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VMAX{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VMAX{<q>}.F32 {<Qd>,} <Qn>, <Qm>
VMIN{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VMIN{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VMIN{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VMIN{<q>}.F32 {<Qd>,} <Qn>, <Qm>
VMLA{<q>}.F32 <Dd>, <Dn>, <Dm>
VMLA{<q>}.F32 <Qd>, <Qn>, <Qm>
VMLA{<q>}.F32 <Sd>, <Sn>, <Sm>
VMLA{<q>}.F64 <Dd>, <Dn>, <Dm>
VMLA{<q>}.<type><size> <Dd>, <Dn>, <Dm>,
VMLA{<q>}.<type><size> <Dd>, <Dn>, <Dm[x]>,
VMLA{<q>}.<type><size> <Qd>, <Qn>, <Dm[x]>,
VMLA{<q>}.<type><size> <Qd>, <Qn>, <Qm>,
VMLAL{<q>}.<type><size> <Qd>, <Dn>, <Dm>
VMLAL{<q>}.<type><size> <Qd>, <Dn>, <Dm[x]>
VMLS{<q>}.F32 <Dd>, <Dn>, <Dm>
VMLS{<q>}.F32 <Qd>, <Qn>, <Qm>
VMLS{<q>}.F32 <Sd>, <Sn>, <Sm>
VMLS{<q>}.F64 <Dd>, <Dn>, <Dm>
VMLS{<q>}.<type><size> <Dd>, <Dn>, <Dm>,
VMLS{<q>}.<type><size> <Dd>, <Dn>, <Dm[x]>,
VMLS{<q>}.<type><size> <Qd>, <Qn>, <Dm[x]>,
VMLS{<q>}.<type><size> <Qd>, <Qn>, <Qm>,
VMLSL{<q>}.<type><size> <Qd>, <Dn>, <Dm>
VMLSL{<q>}.<type><size> <Qd>, <Dn>, <Dm[x]>
VMOV{<q>} <Dm>, <Rt>, <Rt2>
VMOV{<q>}{.<dt>} <Dd>, <Dm>
VMOV{<q>}.<dt> <Dd>, #<imm>
VMOV{<q>}.<dt> <Qd>, #<imm>
VMOV{<q>}{.<dt>} <Qd>, <Qm>
VMOV{<q>}{.<dt>} <Rt>, <Dn[x]>
VMOV{<q>}.F32 <Sd>, #<imm>
VMOV{<q>}.F32 <Sd>, <Sm>
VMOV{<q>}.F64 <Dd>, <Dm>
VMOV{<q>}.F64 <Dd>, #<imm>
VMOV{<q>} <Rt>, <Rt2>, <Dm>
VMOV{<q>} <Rt>, <Rt2>, <Sm>, <Sm1>
VMOV{<q>} <Rt>, <Sn>
VMOV{<q>}{.<size>} <Dd[x]>, <Rt>
VMOV{<q>} <Sm>, <Sm1>, <Rt>, <Rt2>
VMOV{<q>} <Sn>, <Rt>
VMOVL{<q>}.dt> <Qd>, <Dm>
VMOVN{<q>}.<dt> <Dd>, <Qm>
VMRS{<q>} <Rt>, FPSCR
VMSR{<q>} FPSCR, <Rt>
VMUL{<q>}.<dt> {<Dd>,} <Dn>, <Dm[x]>
VMUL{<q>}.<dt> {<Qd>,} <Qn>, <Dm[x]>
VMUL{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VMUL{<q>}.F32 {<Qd>,} <Qn>, <Qm>
VMUL{<q>}.F32 {<Sd>,} <Sn>, <Sm>
VMUL{<q>}.F64 {<Dd>,} <Dn>, <Dm>
VMUL{<q>}.<type><size> {<Dd>,} <Dn>, <Dm>
VMUL{<q>}.<type><size> {<Qd>,} <Qn>, <Qm>
VMULL{<q>}.<dt> <Qd>, <Dn>, <Dm[x]>
VMULL{<q>}.<type><size> <Qd>, <Dn>, <Dm>
VMVN{<q>}{.<dt>} <Dd>, <Dm>
VMVN{<q>}.dt> <Dd>, #<imm>
VMVN{<q>}.dt> <Qd>, #<imm>
VMVN{<q>}{.<dt>} <Qd>, <Qm>
VNEG{<q>}.<dt> <Dd>, <Dm>
VNEG{<q>}.<dt> <Qd>, <Qm>
VNEG{<q>}.F32 <Sd>, <Sm>
VNEG{<q>}.F64 <Dd>, <Dm>
VNMLA{<q>}.F32 <Sd>, <Sn>, <Sm>
VNMLA{<q>}.F64 <Dd>, <Dn>, <Dm>
VNMLS{<q>}.F32 <Sd>, <Sn>, <Sm>
VNMLS{<q>}.F64 <Dd>, <Dn>, <Dm>
VNMUL{<q>}.F32 {<Sd>,} <Sn>, <Sm>
VNMUL{<q>}.F64 {<Dd>,} <Dn>, <Dm>
VORN{<q>}{.<dt>} {<Dd>,} <Dn>, <Dm>
VORN{<q>}{.<dt>} {<Qd>,} <Qn>, <Qm>
VORR{<q>}.<dt> {<Dd>,} <Dd>, #<imm>>
VORR{<q>}{.<dt>} {<Dd>,} <Dn>, <Dm>
VORR{<q>}.<dt> {<Qd>,} <Qd>, #<imm>
VORR{<q>}{.<dt>} {<Qd>,} <Qn>, <Qm>
VPADAL{<q>}.<dt> <Dd>, <Dm>
VPADAL{<q>}.<dt> <Qd>, <Qm>
VPADD{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VPADD{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VPADDL{<q>}.<dt> <Dd>, <Dm>
VPADDL{<q>}.<dt> <Qd>, <Qm>
VPMAX{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VPMAX{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VPMIN{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VPMIN{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VPOP{<c>}{<q>}{.<size>} <list>
VPUSH{<c>}{<q>}{.<size>} <list>
VQABS{<q>}.<dt> <Dd>, <Dm>
VQABS{<q>}.<dt> <Qd>, <Qm>
VQADD{<q>}.<type><size> {<Dd>,} <Dn>, <Dm>
VQADD{<q>}.<type><size> {<Qd>,} <Qn>, <Qm>
VQDMLAL{<q>}.<dt> <Qd>, <Dn>, <Dm>
VQDMLAL{<q>}.<dt> <Qd>, <Dn>, <Dm[x]>
VQDMLSL{<q>}.<dt> <Qd>, <Dn>, <Dm>
VQDMLSL{<q>}.<dt> <Qd>, <Dn>, <Dm[x]>
VQDMULH{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VQDMULH{<q>}.<dt> {<Dd>,} <Dn>, <Dm[x]>
VQDMULH{<q>}.<dt> {<Qd>,} <Qn>, <Dm[x]>
VQDMULH{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VQDMULL{<q>}.<dt> <Qd>, <Dn>, <Dm>
VQDMULL{<q>}.<dt> <Qd>, <Dn>, <Dm[x]>
VQMOV{U}N{<q>}.<type><size> <Dd>, <Qm>
VQNEG{<q>}.<dt> <Dd>, <Dm>
VQNEG{<q>}.<dt> <Qd>, <Qm>
VQRDMULH{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VQRDMULH{<q>}.<dt> {<Dd>,} <Dn>, <Dm[x]>
VQRDMULH{<q>}.<dt> {<Qd>,} <Qn>, <Dm[x]>
VQRDMULH{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VQRSHL{<q>}.<type><size> {<Dd>,} <Dm>, <Dn>
VQRSHL{<q>}.<type><size> {<Qd>,} <Qm>, <Qn>
VQRSHR{U}N{<q>}.<type><size> <Dd>, <Qm>, #<imm>
VQSHL{<q>}.<type><size> {<Dd>,} <Dm>, <Dn>
VQSHL{<q>}.<type><size> {<Qd>,} <Qm>, <Qn>
VQSHL{U}{<q>}.<type><size> {<Dd>,} <Dm>, #<imm>
VQSHL{U}{<q>}.<type><size> {<Qd>,} <Qm>, #<imm>
VQSHR{U}N{<q>}.<type><size> <Dd>, <Qm>, #<imm>
VQSUB{<q>}.<type><size> {<Dd>,} <Dn>, <Dm>
VQSUB{<q>}.<type><size> {<Qd>,} <Qn>, <Qm>
VRADDHN{<q>}.<dt> <Dd>, <Qn>, <Qm>
VRECPE{<q>}.<dt> <Dd>, <Dm>
VRECPE{<q>}.<dt> <Qd>, <Qm>
VRECPS{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VRECPS{<q>}.F32 {<Qd>,} <Qn>, <Qm>
VREV<n>{<q>}.<size> <Dd>, <Dm>
VREV<n>{<q>}.<size> <Qd>, <Qm>
VRHADD{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VRHADD{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VRSHL{<q>}.<type><size> {<Dd>,} <Dm>, <Dn>
VRSHL{<q>}.<type><size> {<Qd>,} <Qm>, <Qn>
VRSHR{<q>}.<type><size> {<Dd>,} <Dm>, #<imm>
VRSHR{<q>}.<type><size> {<Qd>,} <Qm>, #<imm>
VRSHRN{<q>}.I<size> <Dd>, <Qm>, #<imm>
VRSQRTE{<q>}.<dt> <Dd>, <Dm>
VRSQRTE{<q>}.<dt> <Qd>, <Qm>
VRSQRTS{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VRSQRTS{<q>}.F32 {<Qd>,} <Qn>, <Qm>
VRSRA{<q>}.<type><size> {<Dd>,} <Dm>, #<imm>
VRSRA{<q>}.<type><size> {<Qd>,} <Qm>, #<imm>
VRSUBHN{<q>}.<dt> <Dd>, <Qn>, <Qm>
VSHL{<q>}.I<size> {<Dd>,} <Dm>, #<imm>
VSHL{<q>}.I<size> {<Qd>,} <Qm>, #<imm>
VSHL{<q>}.<type><size> {<Dd>,} <Dm>, <Dn>
VSHL{<q>}.<type><size> {<Qd>,} <Qm>, <Qn>
VSHLL{<q>}.<type><size> <Qd>, <Dm>, #<imm>
VSHR{<q>}.<type><size> {<Dd>,} <Dm>, #<imm>
VSHR{<q>}.<type><size> {<Qd>,} <Qm>, #<imm>
VSHRN{<q>}.I<size> <Dd>, <Qm>, #<imm>
VSLI{<q>}.<size> {<Dd>,} <Dm>, #<imm>
VSLI{<q>}.<size> {<Qd>,} <Qm>, #<imm>
VSQRT{<q>}.F32 <Sd>, <Sm>
VSQRT{<q>}.F64 <Dd>, <Dm>
VSRA{<q>}.<type><size> {<Dd>,} <Dm>, #<imm>
VSRA{<q>}.<type><size> {<Qd>,} <Qm>, #<imm>
VSRI{<q>}.<size> {<Dd>,} <Dm>, #<imm>
VSRI{<q>}.<size> {<Qd>,} <Qm>, #<imm>
VST1{<q>}.<size> <list>, [<Rn>{:<align>}]
VST1{<q>}.<size> <list>, [<Rn>{:<align>}]!
VST1{<q>}.<size> <list>, [<Rn>{:<align>}], <Rm>
VST2{<q>}.<size> <list>, [<Rn>{:<align>}]
VST2{<q>}.<size> <list>, [<Rn>{:<align>}]!
VST2{<q>}.<size> <list>, [<Rn>{:<align>}], <Rm>
VST3{<q>}.<size> <list>, [<Rn>]
VST3{<q>}.<size> <list>, [<Rn>]!
VST3{<q>}.<size> <list>, [<Rn>{:<align>}]
VST3{<q>}.<size> <list>, [<Rn>{:<align>}]!
VST3{<q>}.<size> <list>, [<Rn>{:<align>}], <Rm>
VST3{<q>}.<size> <list>, [<Rn>], <Rm>
VST4{<q>}.<size> <list>, [<Rn>{:<align>}]
VST4{<q>}.<size> <list>, [<Rn>{:<align>}]!
VST4{<q>}.<size> <list>, [<Rn>{:<align>}], <Rm>
VSTM{<mode>}{<q>}{.<size>} <Rn>{!}, <list>
VSTR{<q>}{.32} <Sd>, [<Rn>{, #+/-<imm>}]
VSTR{<q>}{.64} <Dd>, [<Rn>{, #+/-<imm>}]
VSUB{<q>}.<dt> {<Dd>,} <Dn>, <Dm>
VSUB{<q>}.<dt> {<Qd>,} <Qn>, <Qm>
VSUB{<q>}.F32 {<Dd>,} <Dn>, <Dm>
VSUB{<q>}.F32 {<Qd>,} <Qn>, <Qm>
VSUB{<q>}.F32 {<Sd>,} <Sn>, <Sm>
VSUB{<q>}.F64 {<Dd>,} <Dn>, <Dm>
VSUBHN{<q>}.<dt> <Dd>, <Qn>, <Qm>
VSUBL{<q>}.<dt> <Qd>, <Dn>, <Dm>
VSUBW{<q>}.<dt> {<Qd>,} <Qn>, <Dm>
VSWP{<q>}{.<dt>} <Dd>, <Dm>
VSWP{<q>}{.<dt>} <Qd>, <Qm>
VTBL{<q>}.8 <Dd>, <list>, <Dm>
VTBX{<q>}.8 <Dd>, <list>, <Dm>
VTRN{<q>}.<size> <Dd>, <Dm>
VTRN{<q>}.<size> <Qd>, <Qm>
VTST{<q>}.<size> {<Dd>,} <Dn>, <Dm>
VTST{<q>}.<size> {<Qd>,} <Qn>, <Qm>
VUZP{<q>}.<size> <Dd>, <Dm>
VUZP{<q>}.<size> <Qd>, <Qm>
VZIP{<q>}.<size> <Dd>, <Dm>
VZIP{<q>}.<size> <Qd>, <Qm>
WFE{<c>}{<q>}
WFI{<c>}{<q>}
YIELD{<c>}{<q>}