README.md

GR-CITRUSにKernel#shiftOutを実装したので、SN74HC595Nを使って制御してみた。

動画: https://youtu.be/y6mvuK9XPx8

接続方法

GR-CITRUS		SN74HC595N
5V	->	Vcc
		QA～QH	-> LEDへ
PIN2	->	SER	データ
GND	->	OE
PIN3	->	RCLK	ラッチ
PIN4	->	SRCLK	クロック
5V	->	SRCLR
GND	->	GND

see details: https://qiita.com/sifue/items/77ff0a9ea745748608bf

sr7474hc595n.rb

@DATA_PIN  = 2
@RATCH_PIN = 3
@CLOCK_PIN = 4

class SN74HC595N
    attr_accessor :data_pin, :ratch_pin, :clock_pin, :mode
    def initialize(data_pin, ratch_pin, clock_pin)
        @data_pin = data_pin
        @ratch_pin = ratch_pin
        @clock_pin = clock_pin
        @mode = MSBFIRST

        # ピンを初期化
        [@data_pin, @ratch_pin, @clock_pin].each do |p|
            pinMode(p, OUTPUT)
            digitalWrite(p, 0)
        end
    end

    def output(value)
        # ラッチをHIGHにすると書き込める
        digitalWrite(@ratch_pin, 1)

        # 書き込み
        shiftOut(@data_pin, @clock_pin, @mode, value)

        # ラッチをLOWに戻す
        digitalWrite(@ratch_pin, 0)
    end

    def clear
        output(0x00)
    end
end

sr = SN74HC595N.new(@DATA_PIN, @RATCH_PIN, @CLOCK_PIN)
sr.clear

256.times do |i|
    sr.output(i)
    delay(50)
end

# シフトレジスタなので次のデータを入れないと最後のデータが出力されない
sr.clear()
delay(250)

# MSB -> LSB
sr.mode = LSBFIRST

256.times do |i|
    sr.output(i)
    delay(50)
end

# シフトレジスタなので次のデータを入れないと最後のデータが出力されない
sr.clear()
delay(100)