000 00 : HALT (wait for interrupt)
000 01 : IDT[HIGH] <- R0
000 10 : IDT[LOW] <- R0
000 11 : IENABLE <- R0 // 1 bit for each device, so IENABLE 0 disables interrupts
001 00 : CALL
001 01 : RET
001 10 : TRAP
001 11 : IRET
010 RS : SP++, MEM[SP] <- RS
011 RD : RD <- MEM[SP], SP--
1 RD RS : RD <- MEM[SP + RS]