gceylan

module cpu (KEY, SW, LEDR);
	input [1:0] KEY;
	input [17:0] SW;
	output [17:0] LEDR;	

	wire Resetn, Manual_Clock, Run, Done;
	wire [15:0] DIN, Bus;

	assign Resetn = KEY[0];
	assign Manual_Clock = KEY[1];	

gceylan

#!/usr/bin/ruby
# encoding: utf-8

# DİKKAT!  Fazla test edilmemiştir.  İki çay/sigara arası yazılmıştır.  Daha
# iyisini siz yazın. -- roktas

class Arac
  attr_reader :hiz, :vites_konumu, :yolcu_sayisi

  def initialize(yolcu=1)