Created
April 30, 2018 17:14
-
-
Save regehr/43133fbaec3e6454aa64225c522f5b95 to your computer and use it in GitHub Desktop.
This file contains hidden or bidirectional Unicode text that may be interpreted or compiled differently than what appears below. To review, open the file in an editor that reveals hidden Unicode characters.
Learn more about bidirectional Unicode characters
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 8:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 10:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 13:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 14:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 15:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 16:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 17:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 18:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 24:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 25:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 26:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaV_concat | |
%0:i32 = var | |
%1:i32 = and 15:i32, %0 | |
%2:i1 = eq 4:i32, %1 | |
%3:i1 = xor 1:i1, %2 | |
%4:i1 = eq 3:i32, %0 | |
%5:i1 = and %3, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:getobjname | |
%0 = block 2 | |
%1:i32 = phi %0, 67108863:i32, 262143:i32 | |
%2:i32 = var | |
%3:i32 = lshr %2, 6:i32 | |
%4:i32 = var | |
%5:i32 = lshr %4, 14:i32 | |
%6:i32 = phi %0, %3, %5 | |
%7:i32 = and %1, %6 | |
infer %7 | |
; RHS inferred successfully | |
result %6 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:lexerror | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:adjust_assign | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = subnsw %0, %1 | |
%3:i32 = addnsw 1:i32, %2 | |
%4:i1 = slt 0:i32, %3 | |
%5:i32 = select %4, %3, 0:i32 | |
%6:i1 = slt 1:i32, %5 | |
pc %6 1:i1 | |
%7:i32 = addnsw 4294967295:i32, %5 | |
infer %7 | |
; RHS inferred successfully | |
result %2 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:singlevaraux | |
%0:i32 = var (knownBits=0xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx) (nonNegative) | |
%1:i1 = slt %0, 0:i32 | |
infer %1 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = var | |
%4:i32 = phi %0, %2, %3 | |
%5:i1 = eq 0:i32, %4 | |
pc %5 0:i1 | |
%6:i64 = zext %4 | |
%7:i64 = shl 1:i64, %6 | |
%8:i64 = and 70368744177665:i64, %7 | |
%9:i1 = eq 0:i64, %8 | |
%10:i1 = ult 63:i32, %4 | |
%11:i1 = or %9, %10 | |
infer %11 | |
; RHS inferred successfully | |
result %9 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = var | |
%4:i32 = phi %0, %2, %3 | |
%5:i1 = eq 0:i32, %4 | |
pc %5 0:i1 | |
%6:i64 = zext %4 | |
%7:i64 = shl 1:i64, %6 | |
%8:i64 = and 70368744177665:i64, %7 | |
%9:i1 = eq 0:i64, %8 | |
%10:i1 = ult 63:i32, %4 | |
%11:i1 = or %9, %10 | |
infer %11 | |
; RHS inferred successfully | |
result %9 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i64 = zext %0 | |
%3:i64 = shl 1:i64, %2 | |
%4:i64 = and 43980465111041:i64, %3 | |
%5:i1 = eq 0:i64, %4 | |
%6:i1 = ult 63:i32, %0 | |
%7:i1 = or %5, %6 | |
infer %7 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = ult %0, 4:i32 | |
pc %2 0:i1 | |
%3:i32 = and 4294967292:i32, %0 | |
%4:i1 = eq 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = ult %0, 4:i32 | |
pc %2 0:i1 | |
%3:i32 = and 4294967292:i32, %0 | |
%4:i1 = eq 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = ult %0, 4:i32 | |
pc %2 0:i1 | |
%3:i32 = and 4294967292:i32, %0 | |
%4:i1 = eq 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:skip_sep | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:skip_sep | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:read_long_string | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:read_long_string | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:read_long_string | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:read_long_string | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:save | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:b_arshift | |
%0:i32 = var | |
%1:i1 = slt 4294967295:i32, %0 | |
%2:i32 = var | |
%3:i1 = slt %2, 0:i32 | |
%4:i1 = and %1, %3 | |
pc %4 0:i1 | |
%5:i1 = slt 0:i32, %0 | |
pc %5 1:i1 | |
%6:i1 = slt 31:i32, %0 | |
%7:i32 = lshr %2, %0 | |
%8:i32 = select %6, 0:i32, %7 | |
infer %8 | |
; RHS inferred successfully | |
result %7 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:b_arshift | |
%0:i32 = var | |
%1:i1 = slt 4294967295:i32, %0 | |
%2:i32 = var | |
%3:i1 = slt %2, 0:i32 | |
%4:i1 = and %1, %3 | |
pc %4 0:i1 | |
%5:i1 = slt 0:i32, %0 | |
pc %5 0:i1 | |
%6:i1 = slt %0, 4294967265:i32 | |
%7:i32 = subnsw 0:i32, %0 | |
%8:i32 = shl %2, %7 | |
%9:i32 = select %6, 0:i32, %8 | |
infer %9 | |
; RHS inferred successfully | |
result %8 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:b_lshift | |
%0:i32 = var | |
%1:i1 = slt %0, 0:i32 | |
pc %1 0:i1 | |
%2:i1 = slt 31:i32, %0 | |
%3:i32 = var | |
%4:i32 = shl %3, %0 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:b_rshift | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 1:i1 | |
%2:i1 = slt 31:i32, %0 | |
%3:i32 = var | |
%4:i32 = lshr %3, %0 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:b_rshift | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4294967265:i32 | |
%3:i32 = var | |
%4:i32 = subnsw 0:i32, %0 | |
%5:i32 = shl %3, %4 | |
%6:i32 = select %2, 0:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:str_format | |
%0:i8 = var | |
%1:i64 = sext %0 | |
%2:i64 = and 4294967295:i64, %1 | |
%3:i64 = shl 1:i64, %2 | |
%4:i64 = and 325494096527361:i64, %3 | |
%5:i1 = ne 0:i64, %4 | |
%6:i1 = ult %2, 64:i64 | |
%7:i1 = and %5, %6 | |
infer %7 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:str_find_aux | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i32 = var | |
%3 = block 3 | |
%4 = block 2 | |
%5:i32 = var | |
%6:i32 = var | |
%7:i32 = add 1:i32, %6 | |
%8:i32 = add %5, %7 | |
%9:i32 = phi %4, %8, %6 | |
%10:i32 = phi %3, %9, 1:i32, 1:i32 | |
%11:i32 = sub %2, %10 | |
%12:i32 = add 1:i32, %11 | |
%13:i1 = ult %12, %0 | |
pc %13 0:i1 | |
%14:i32 = add 4294967295:i32, %0 | |
%15:i32 = sub %12, %14 | |
%16:i1 = eq 0:i32, %15 | |
infer %16 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_prepbuffsize | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %1, %3 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_prepbuffsize | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %1, %3 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
%12:i1 = ult %9, %1 | |
%13:i1 = or %11, %12 | |
infer %13 | |
; RHS inferred successfully | |
result %12 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_addlstring | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %1, %3 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_addlstring | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %1, %3 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
%12:i1 = ult %9, %1 | |
%13:i1 = or %11, %12 | |
infer %13 | |
; RHS inferred successfully | |
result %12 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_addvalue | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %3, %1 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_addvalue | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %3, %1 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
%12:i1 = ult %9, %1 | |
%13:i1 = or %11, %12 | |
infer %13 | |
; RHS inferred successfully | |
result %12 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_addstring | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %3, %1 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_addstring | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %3, %1 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
%12:i1 = ult %9, %1 | |
%13:i1 = or %11, %12 | |
infer %13 | |
; RHS inferred successfully | |
result %12 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:unpack | |
%0 = block 2 | |
%1:i32 = var | |
%2:i32 = var | |
%3:i32 = phi %0, %1, %2 | |
%4:i32 = var | |
%5:i1 = slt %3, %4 | |
pc %5 0:i1 | |
%6:i32 = subnsw %3, %4 | |
%7:i1 = slt %6, 0:i32 | |
infer %7 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_gsub | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i32 = var | |
%5:i32 = sub %3, %4 | |
%6:i1 = ult %2, %5 | |
pc %6 1:i1 | |
%7:i32 = shl %0, 1:i32 | |
%8:i32 = sub %7, %1 | |
%9:i1 = ult %8, %5 | |
%10:i32 = add %1, %5 | |
%11:i32 = select %9, %10, %7 | |
%12:i32 = sub %11, %1 | |
%13:i1 = ult %12, %5 | |
infer %13 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_gsub | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i32 = var | |
%5:i32 = sub %3, %4 | |
%6:i1 = ult %2, %5 | |
pc %6 1:i1 | |
%7:i32 = shl %0, 1:i32 | |
%8:i32 = sub %7, %1 | |
%9:i1 = ult %8, %5 | |
%10:i32 = add %1, %5 | |
%11:i32 = select %9, %10, %7 | |
%12:i32 = sub %11, %1 | |
%13:i1 = ult %12, %5 | |
%14:i1 = ult %11, %1 | |
%15:i1 = or %13, %14 | |
infer %15 | |
; RHS inferred successfully | |
result %14 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_gsub | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = var | |
%3:i32 = var | |
%4:i32 = sub %2, %3 | |
%5:i32 = add %1, %4 | |
%6:i32 = sub %0, %5 | |
%7:i32 = var | |
%8:i1 = ult %6, %7 | |
pc %8 1:i1 | |
%9:i32 = shl %0, 1:i32 | |
%10:i32 = sub %9, %5 | |
%11:i1 = ult %10, %7 | |
%12:i32 = add %7, %5 | |
%13:i32 = select %11, %12, %9 | |
%14:i32 = sub %13, %5 | |
%15:i1 = ult %14, %7 | |
infer %15 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_gsub | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = var | |
%3:i32 = var | |
%4:i32 = sub %2, %3 | |
%5:i32 = add %1, %4 | |
%6:i32 = sub %0, %5 | |
%7:i32 = var | |
%8:i1 = ult %6, %7 | |
pc %8 1:i1 | |
%9:i32 = shl %0, 1:i32 | |
%10:i32 = sub %9, %5 | |
%11:i1 = ult %10, %7 | |
%12:i32 = add %7, %5 | |
%13:i32 = select %11, %12, %9 | |
%14:i32 = sub %13, %5 | |
%15:i1 = ult %14, %7 | |
%16:i1 = ult %13, %5 | |
%17:i1 = or %15, %16 | |
infer %17 | |
; RHS inferred successfully | |
result %16 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_gsub | |
%0 = block 2 | |
%1:i32 = var | |
%2:i32 = phi %0, 1024:i32, %1 | |
%3:i32 = var | |
%4:i32 = var | |
%5:i32 = add %3, %4 | |
%6:i32 = phi %0, 0:i32, %5 | |
%7:i32 = sub %2, %6 | |
%8:i32 = var | |
%9:i1 = ult %7, %8 | |
pc %9 1:i1 | |
%10:i32 = shl %2, 1:i32 | |
%11:i32 = sub %10, %6 | |
%12:i1 = ult %11, %8 | |
%13:i32 = add %8, %6 | |
%14:i32 = select %12, %13, %10 | |
%15:i32 = sub %14, %6 | |
%16:i1 = ult %15, %8 | |
infer %16 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:luaL_gsub | |
%0 = block 2 | |
%1:i32 = var | |
%2:i32 = phi %0, 1024:i32, %1 | |
%3:i32 = var | |
%4:i32 = var | |
%5:i32 = add %3, %4 | |
%6:i32 = phi %0, 0:i32, %5 | |
%7:i32 = sub %2, %6 | |
%8:i32 = var | |
%9:i1 = ult %7, %8 | |
pc %9 1:i1 | |
%10:i32 = shl %2, 1:i32 | |
%11:i32 = sub %10, %6 | |
%12:i1 = ult %11, %8 | |
%13:i32 = add %8, %6 | |
%14:i32 = select %12, %13, %10 | |
%15:i32 = sub %14, %6 | |
%16:i1 = ult %15, %8 | |
%17:i1 = ult %14, %6 | |
%18:i1 = or %16, %17 | |
infer %18 | |
; RHS inferred successfully | |
result %17 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 1:i1 | |
%2:i32 = var | |
%3:i1 = ult %0, 11:i32 | |
%4:i32 = add 11:i32, %0 | |
%5:i32 = and 4294967288:i32, %4 | |
%6:i32 = select %3, 16:i32, %5 | |
%7:i32 = lshrexact %6, 3:i32 | |
%8:i32 = lshr %2, %7 | |
%9:i32 = and 3:i32, %8 | |
%10:i1 = eq 0:i32, %9 | |
pc %10 1:i1 | |
%11:i32 = var | |
%12:i1 = ult %11, %6 | |
pc %12 1:i1 | |
%13:i1 = eq 0:i32, %8 | |
pc %13 0:i1 | |
%14:i32 = shl 2:i32, %7 | |
%15:i32 = sub 0:i32, %14 | |
%16:i32 = or %15, %14 | |
infer %16 | |
; RHS inferred successfully | |
result %15 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 1:i1 | |
%2:i32 = var | |
%3:i1 = ult %0, 11:i32 | |
%4:i32 = add 11:i32, %0 | |
%5:i32 = and 4294967288:i32, %4 | |
%6:i32 = select %3, 16:i32, %5 | |
%7:i32 = lshrexact %6, 3:i32 | |
%8:i32 = lshr %2, %7 | |
%9:i32 = and 3:i32, %8 | |
%10:i1 = eq 0:i32, %9 | |
pc %10 1:i1 | |
%11:i32 = var | |
%12:i1 = ult %11, %6 | |
pc %12 1:i1 | |
%13:i1 = eq 0:i32, %8 | |
pc %13 0:i1 | |
%14:i32 = shl 2:i32, %7 | |
%15:i32 = sub 0:i32, %14 | |
%16:i32 = or %15, %14 | |
%17:i32 = shl %8, %7 | |
%18:i32 = and %16, %17 | |
infer %18 | |
; RHS inferred successfully | |
result %17 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 1:i1 | |
%2:i32 = var | |
%3:i1 = ult %0, 11:i32 | |
%4:i32 = add 11:i32, %0 | |
%5:i32 = and 4294967288:i32, %4 | |
%6:i32 = select %3, 16:i32, %5 | |
%7:i32 = lshrexact %6, 3:i32 | |
%8:i32 = lshr %2, %7 | |
%9:i32 = and 3:i32, %8 | |
%10:i1 = eq 0:i32, %9 | |
pc %10 1:i1 | |
%11:i32 = var | |
%12:i1 = ult %11, %6 | |
pc %12 1:i1 | |
%13:i1 = eq 0:i32, %8 | |
pc %13 0:i1 | |
%14:i32 = shl 2:i32, %7 | |
%15:i32 = sub 0:i32, %14 | |
%16:i32 = or %15, %14 | |
%17:i32 = shl %8, %7 | |
%18:i32 = and %16, %17 | |
%19:i32 = sub 0:i32, %18 | |
%20:i32 = and %19, %18 | |
%21:i32 = add 4294967295:i32, %20 | |
%22:i32 = lshr %21, 12:i32 | |
%23:i32 = and 16:i32, %22 | |
%24:i32 = lshr %21, %23 | |
%25:i32 = lshr %24, 5:i32 | |
%26:i32 = and 8:i32, %25 | |
%27:i32 = lshr %24, %26 | |
%28:i32 = lshr %27, 2:i32 | |
%29:i32 = and 4:i32, %28 | |
%30:i32 = lshr %27, %29 | |
%31:i32 = lshr %30, 1:i32 | |
%32:i32 = and 2:i32, %31 | |
%33:i32 = lshr %30, %32 | |
%34:i32 = lshr %33, 1:i32 | |
%35:i32 = and 1:i32, %34 | |
infer %35 | |
; RHS inferred successfully | |
result %34 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 1:i1 | |
%2:i32 = var | |
%3:i1 = ult %0, 11:i32 | |
%4:i32 = add 11:i32, %0 | |
%5:i32 = and 4294967288:i32, %4 | |
%6:i32 = select %3, 16:i32, %5 | |
%7:i32 = lshrexact %6, 3:i32 | |
%8:i32 = lshr %2, %7 | |
%9:i32 = and 3:i32, %8 | |
%10:i1 = eq 0:i32, %9 | |
pc %10 1:i1 | |
%11:i32 = var | |
%12:i1 = ult %11, %6 | |
pc %12 1:i1 | |
%13:i1 = eq 0:i32, %8 | |
pc %13 0:i1 | |
%14:i32 = shl 2:i32, %7 | |
%15:i32 = sub 0:i32, %14 | |
%16:i32 = or %15, %14 | |
%17:i32 = shl %8, %7 | |
%18:i32 = and %16, %17 | |
%19:i32 = sub 0:i32, %18 | |
%20:i32 = and %19, %18 | |
%21:i32 = add 4294967295:i32, %20 | |
%22:i32 = lshr %21, 12:i32 | |
%23:i32 = and 16:i32, %22 | |
%24:i32 = lshr %21, %23 | |
%25:i32 = lshr %24, 5:i32 | |
%26:i32 = and 8:i32, %25 | |
%27:i32 = lshr %24, %26 | |
%28:i32 = lshr %27, 2:i32 | |
%29:i32 = and 4:i32, %28 | |
%30:i32 = lshr %27, %29 | |
%31:i32 = lshr %30, 1:i32 | |
%32:i32 = and 2:i32, %31 | |
%33:i32 = lshr %30, %32 | |
%34:i32 = lshr %33, 1:i32 | |
%35:i32 = and 1:i32, %34 | |
%36:i32 = lshr %33, %35 | |
infer %36 | |
; RHS inferred successfully | |
result 1:i32 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i32 = sub 0:i32, %0 | |
%3:i32 = and %0, %2 | |
%4:i32 = add 4294967295:i32, %3 | |
%5:i32 = lshr %4, 12:i32 | |
%6:i32 = and 16:i32, %5 | |
%7:i32 = lshr %4, %6 | |
%8:i32 = lshr %7, 5:i32 | |
%9:i32 = and 8:i32, %8 | |
%10:i32 = lshr %7, %9 | |
%11:i32 = lshr %10, 2:i32 | |
%12:i32 = and 4:i32, %11 | |
%13:i32 = lshr %10, %12 | |
%14:i32 = lshr %13, 1:i32 | |
%15:i32 = and 2:i32, %14 | |
%16:i32 = lshr %13, %15 | |
%17:i32 = lshr %16, 1:i32 | |
%18:i32 = and 1:i32, %17 | |
infer %18 | |
; RHS inferred successfully | |
result %17 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 0:i1 | |
%2:i1 = ult 4294967231:i32, %0 | |
pc %2 0:i1 | |
%3:i32 = add 11:i32, %0 | |
%4:i32 = lshr %3, 8:i32 | |
%5:i1 = eq 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0 = block 3 | |
%1:i32 = var | |
%2:i32 = add 11:i32, %1 | |
%3:i32 = and 4294967288:i32, %2 | |
%4:i32 = lshr %2, 8:i32 | |
%5:i32 = addnw 1048320:i32, %4 | |
%6:i32 = lshr %5, 16:i32 | |
%7:i32 = and 8:i32, %6 | |
%8:i32 = shl %4, %7 | |
%9:i32 = add 520192:i32, %8 | |
%10:i32 = lshr %9, 16:i32 | |
%11:i32 = and 4:i32, %10 | |
%12:i32 = shl %8, %11 | |
%13:i32 = add 245760:i32, %12 | |
%14:i32 = lshr %13, 16:i32 | |
%15:i32 = and 2:i32, %14 | |
%16:i32 = or %11, %7 | |
%17:i32 = or %15, %16 | |
%18:i32 = subnsw 14:i32, %17 | |
%19:i32 = shl %12, %15 | |
%20:i32 = lshr %19, 15:i32 | |
%21:i32 = addnw %18, %20 | |
%22:i32 = addnw 7:i32, %21 | |
%23:i32 = lshr %3, %22 | |
%24:i32 = and 1:i32, %23 | |
%25:i32 = shlnw %21, 1:i32 | |
%26:i32 = or %24, %25 | |
%27:i32 = phi %0, %26, 0:i32, 31:i32 | |
%28:i32 = shl 2:i32, %27 | |
%29:i32 = sub 0:i32, %28 | |
%30:i32 = or %29, %28 | |
infer %30 | |
; RHS inferred successfully | |
result %29 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1 = block 3 | |
%2:i32 = var | |
%3:i32 = add 11:i32, %2 | |
%4:i32 = and 4294967288:i32, %3 | |
%5:i32 = lshr %3, 8:i32 | |
%6:i32 = addnw 1048320:i32, %5 | |
%7:i32 = lshr %6, 16:i32 | |
%8:i32 = and 8:i32, %7 | |
%9:i32 = shl %5, %8 | |
%10:i32 = add 520192:i32, %9 | |
%11:i32 = lshr %10, 16:i32 | |
%12:i32 = and 4:i32, %11 | |
%13:i32 = shl %9, %12 | |
%14:i32 = add 245760:i32, %13 | |
%15:i32 = lshr %14, 16:i32 | |
%16:i32 = and 2:i32, %15 | |
%17:i32 = or %12, %8 | |
%18:i32 = or %16, %17 | |
%19:i32 = subnsw 14:i32, %18 | |
%20:i32 = shl %13, %16 | |
%21:i32 = lshr %20, 15:i32 | |
%22:i32 = addnw %19, %21 | |
%23:i32 = addnw 7:i32, %22 | |
%24:i32 = lshr %4, %23 | |
%25:i32 = and 1:i32, %24 | |
%26:i32 = shlnw %22, 1:i32 | |
%27:i32 = or %25, %26 | |
%28:i32 = phi %1, %27, 0:i32, 31:i32 | |
%29:i32 = shl 2:i32, %28 | |
%30:i32 = sub 0:i32, %29 | |
%31:i32 = or %30, %29 | |
%32:i32 = and %0, %31 | |
%33:i1 = eq 0:i32, %32 | |
pc %33 0:i1 | |
%34:i32 = sub 0:i32, %32 | |
%35:i32 = and %34, %32 | |
%36:i32 = add 4294967295:i32, %35 | |
%37:i32 = lshr %36, 12:i32 | |
%38:i32 = and 16:i32, %37 | |
%39:i32 = lshr %36, %38 | |
%40:i32 = lshr %39, 5:i32 | |
%41:i32 = and 8:i32, %40 | |
%42:i32 = lshr %39, %41 | |
%43:i32 = lshr %42, 2:i32 | |
%44:i32 = and 4:i32, %43 | |
%45:i32 = lshr %42, %44 | |
%46:i32 = lshr %45, 1:i32 | |
%47:i32 = and 2:i32, %46 | |
%48:i32 = lshr %45, %47 | |
%49:i32 = lshr %48, 1:i32 | |
%50:i32 = and 1:i32, %49 | |
infer %50 | |
; RHS inferred successfully | |
result %49 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1 = block 3 | |
%2:i32 = var | |
%3:i32 = add 11:i32, %2 | |
%4:i32 = and 4294967288:i32, %3 | |
%5:i32 = lshr %3, 8:i32 | |
%6:i32 = addnw 1048320:i32, %5 | |
%7:i32 = lshr %6, 16:i32 | |
%8:i32 = and 8:i32, %7 | |
%9:i32 = shl %5, %8 | |
%10:i32 = add 520192:i32, %9 | |
%11:i32 = lshr %10, 16:i32 | |
%12:i32 = and 4:i32, %11 | |
%13:i32 = shl %9, %12 | |
%14:i32 = add 245760:i32, %13 | |
%15:i32 = lshr %14, 16:i32 | |
%16:i32 = and 2:i32, %15 | |
%17:i32 = or %12, %8 | |
%18:i32 = or %16, %17 | |
%19:i32 = subnsw 14:i32, %18 | |
%20:i32 = shl %13, %16 | |
%21:i32 = lshr %20, 15:i32 | |
%22:i32 = addnw %19, %21 | |
%23:i32 = addnw 7:i32, %22 | |
%24:i32 = lshr %4, %23 | |
%25:i32 = and 1:i32, %24 | |
%26:i32 = shlnw %22, 1:i32 | |
%27:i32 = or %25, %26 | |
%28:i32 = phi %1, %27, 0:i32, 31:i32 | |
%29:i32 = shl 2:i32, %28 | |
%30:i32 = sub 0:i32, %29 | |
%31:i32 = or %30, %29 | |
%32:i32 = and %0, %31 | |
%33:i1 = eq 0:i32, %32 | |
pc %33 0:i1 | |
%34:i32 = sub 0:i32, %32 | |
%35:i32 = and %34, %32 | |
%36:i32 = add 4294967295:i32, %35 | |
%37:i32 = lshr %36, 12:i32 | |
%38:i32 = and 16:i32, %37 | |
%39:i32 = lshr %36, %38 | |
%40:i32 = lshr %39, 5:i32 | |
%41:i32 = and 8:i32, %40 | |
%42:i32 = lshr %39, %41 | |
%43:i32 = lshr %42, 2:i32 | |
%44:i32 = and 4:i32, %43 | |
%45:i32 = lshr %42, %44 | |
%46:i32 = lshr %45, 1:i32 | |
%47:i32 = and 2:i32, %46 | |
%48:i32 = lshr %45, %47 | |
%49:i32 = lshr %48, 1:i32 | |
%50:i32 = and 1:i32, %49 | |
%51:i32 = lshr %48, %50 | |
infer %51 | |
; RHS inferred successfully | |
result 1:i32 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0 = block 2 | |
%1 = block 2 | |
%2:i32 = var | |
%3:i32 = add 11:i32, %2 | |
%4:i32 = and 4294967288:i32, %3 | |
%5:i32 = sub 0:i32, %4 | |
%6:i32 = var | |
%7:i32 = phi %1, %5, %6 | |
%8:i32 = var | |
%9:i32 = and 4294967288:i32, %8 | |
%10:i32 = sub %9, %4 | |
%11:i32 = var | |
%12:i1 = ult %10, %11 | |
%13:i32 = select %12, %10, %11 | |
%14:i32 = phi %0, %7, %13 | |
%15:i1 = ult %14, 16:i32 | |
pc %15 0:i1 | |
%16:i1 = ult %14, 256:i32 | |
pc %16 0:i1 | |
%17:i32 = lshr %14, 8:i32 | |
%18:i1 = eq 0:i32, %17 | |
infer %18 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0 = block 2 | |
%1:i32 = var | |
%2:i32 = var | |
%3:i32 = sub %1, %2 | |
%4 = block 9 | |
%5:i32 = var | |
%6:i32 = add 11:i32, %5 | |
%7:i32 = and 4294967288:i32, %6 | |
%8:i1 = ult %5, 11:i32 | |
%9:i32 = select %8, 16:i32, %7 | |
%10:i32 = phi %4, %7, 4294967295:i32, %9, %9, %9, %7, %7, %7, %7 | |
%11:i32 = sub %3, %10 | |
%12:i32 = var | |
%13:i32 = and 4294967288:i32, %12 | |
%14:i32 = add %11, %13 | |
%15:i32 = phi %0, %11, %14 | |
%16:i1 = ult %15, 256:i32 | |
pc %16 0:i1 | |
%17:i32 = lshr %15, 8:i32 | |
%18:i1 = eq 0:i32, %17 | |
infer %18 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i32 = var | |
%2:i1 = eq %0, %1 | |
pc %2 0:i1 | |
%3:i32 = sub %1, %0 | |
%4:i1 = ult %3, 256:i32 | |
pc %4 0:i1 | |
%5:i32 = lshr %3, 8:i32 | |
%6:i1 = eq 0:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: free | |
%0 = block 2 | |
%1 = block 9 | |
%2:i32 = var | |
%3:i32 = and 4294967288:i32, %2 | |
%4:i32 = var | |
%5:i32 = add %4, %3 | |
%6:i32 = phi %1, %3, %5, %5, %5, %5, %5, %5, %5, %5 | |
%7:i32 = var | |
%8:i32 = and 4294967288:i32, %7 | |
%9:i32 = add %6, %8 | |
%10:i32 = phi %0, %6, %9 | |
%11:i1 = ult %10, 256:i32 | |
pc %11 0:i1 | |
%12:i32 = lshr %10, 8:i32 | |
%13:i1 = eq 0:i32, %12 | |
infer %13 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:dispose_chunk | |
%0 = block 2 | |
%1 = block 9 | |
%2:i32 = var | |
%3:i32 = var | |
%4:i32 = add %3, %2 | |
%5:i32 = phi %1, %2, %4, %4, %4, %4, %4, %4, %4, %4 | |
%6:i32 = var | |
%7:i32 = and 4294967288:i32, %6 | |
%8:i32 = add %5, %7 | |
%9:i32 = phi %0, %5, %8 | |
%10:i1 = ult %9, 256:i32 | |
pc %10 0:i1 | |
%11:i32 = lshr %9, 8:i32 | |
%12:i1 = eq 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:__floatscan | |
%0 = block 2 | |
%1:i32 = var (knownBits=0xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx) (nonNegative) | |
%2:i32 = addnw 1:i32, %1 | |
%3:i32 = phi %0, %2, %1 | |
%4:i1 = ne 8:i32, %3 | |
pc %4 1:i1 | |
%5:i1 = ne 3:i32, %3 | |
pc %5 1:i1 | |
%6:i32 = var | |
%7:i1 = ne 0:i32, %6 | |
%8:i1 = ult 3:i32, %3 | |
%9:i1 = and %7, %8 | |
pc %9 1:i1 | |
%10:i1 = eq 8:i32, %3 | |
infer %10 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:hexfloat | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i32 = var | |
%3:i1 = eq 0:i32, %2 | |
%4:i1 = or %3, %1 | |
infer %4 | |
; RHS inferred successfully | |
result %3 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:decfloat | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = and 2047:i32, %1 | |
%3:i1 = eq %0, %2 | |
pc %3 1:i1 | |
%4:i32 = add 2047:i32, %0 | |
%5:i32 = and 2047:i32, %4 | |
%6:i32 = var | |
%7:i32 = add 2047:i32, %6 | |
%8:i32 = and 2047:i32, %7 | |
%9:i1 = ne %2, %8 | |
%10:i1 = or %3, %9 | |
%11:i64 = var | |
%12:i32 = trunc %11 | |
%13:i1 = eq 0:i32, %12 | |
%14:i32 = select %13, %2, %6 | |
%15:i32 = select %10, %6, %14 | |
%16:i1 = eq %5, %15 | |
pc %16 1:i1 | |
%17:i32 = add 2047:i32, %15 | |
infer %17 | |
; RHS inferred successfully | |
result %7 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:decfloat | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = and 2047:i32, %1 | |
%3:i1 = eq %0, %2 | |
pc %3 1:i1 | |
%4:i32 = add 2047:i32, %0 | |
%5:i32 = and 2047:i32, %4 | |
%6:i32 = var | |
%7:i32 = add 2047:i32, %6 | |
%8:i32 = and 2047:i32, %7 | |
%9:i1 = ne %2, %8 | |
%10:i1 = or %3, %9 | |
%11:i64 = var | |
%12:i32 = trunc %11 | |
%13:i1 = eq 0:i32, %12 | |
%14:i32 = select %13, %2, %6 | |
%15:i32 = select %10, %6, %14 | |
%16:i1 = eq %5, %15 | |
pc %16 1:i1 | |
%17:i32 = add 2047:i32, %15 | |
%18:i32 = and 2047:i32, %17 | |
infer %18 | |
; RHS inferred successfully | |
result %8 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:__intscan | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = mul 10:i32, %1 | |
%3:i32 = add %0, %2 | |
%4:i1 = ult %3, 429496729:i32 | |
%5:i32 = var | |
%6:i32 = addnsw 4294967248:i32, %5 | |
%7:i1 = ult %6, 10:i32 | |
%8:i1 = and %4, %7 | |
pc %8 0:i1 | |
pc %7 1:i1 | |
%9:i64 = sext %6 | |
%10:i64 = xor 18446744073709551615:i64, %9 | |
%11:i64 = zext %3 | |
%12:i64 = mulnw 10:i64, %11 | |
%13:i1 = ult %10, %12 | |
infer %13 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:__intscan | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i64 = zext %1 | |
%3:i64 = lshr 18446744073709551615:i64, %2 | |
%4 = block 2 | |
%5:i32 = var (knownBits=000000000000000000000000xxxxxxxx) (nonNegative) (signBits=24) | |
%6:i32 = var | |
%7:i32 = shl %6, %1 | |
%8:i32 = or %5, %7 | |
%9:i64 = zext %8 | |
%10:i64 = phi %4, %9, 0:i64 | |
%11:i1 = ult %3, %10 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:__intscan | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i64 = zext %1 | |
%3:i64 = lshr 18446744073709551615:i64, %2 | |
%4 = block 2 | |
%5:i32 = var (knownBits=000000000000000000000000xxxxxxxx) (nonNegative) (signBits=24) | |
%6:i32 = var | |
%7:i32 = shl %6, %1 | |
%8:i32 = or %5, %7 | |
%9:i64 = zext %8 | |
%10:i64 = phi %4, %9, 0:i64 | |
%11:i1 = ult %3, %10 | |
%12 = block 3 | |
%13 = block 2 | |
%14:i32 = var | |
%15:i1 = eq 0:i32, %14 | |
%16:i32 = select %15, 10:i32, %14 | |
%17:i32 = phi %13, %16, %14 | |
%18:i32 = phi %12, %17, 16:i32, 8:i32 | |
%19:i8 = var | |
%20:i32 = zext %19 | |
%21:i8 = var | |
%22:i32 = zext %21 | |
%23:i32 = phi %4, %20, %22 | |
%24:i1 = ule %18, %23 | |
%25:i1 = or %11, %24 | |
infer %25 | |
; RHS inferred successfully | |
result %24 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:__intscan | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i8 = var | |
%4:i32 = zext %3 | |
%5:i32 = phi %0, %2, %4 | |
%6 = block 3 | |
%7 = block 2 | |
%8:i32 = var | |
%9:i1 = eq 0:i32, %8 | |
%10:i32 = select %9, 10:i32, %8 | |
%11:i32 = phi %7, %10, %8 | |
%12:i32 = phi %6, %11, 16:i32, 8:i32 | |
%13:i1 = ult %5, %12 | |
pc %13 1:i1 | |
%14:i64 = zext %12 | |
%15:i64 = udiv 18446744073709551615:i64, %14 | |
%16:i32 = var (knownBits=000000000000000000000000xxxxxxxx) (nonNegative) (signBits=24) | |
%17:i32 = var | |
%18:i32 = mul %17, %12 | |
%19:i32 = add %16, %18 | |
%20:i64 = zext %19 | |
%21:i64 = phi %0, %20, 0:i64 | |
%22:i1 = ult %15, %21 | |
infer %22 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:printf_core | |
%0:i32 = var | |
%1:i32 = and 8192:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = and 4294901759:i32, %0 | |
%4:i32 = select %2, %0, %3 | |
%5:i32 = and 2048:i32, %4 | |
%6:i1 = eq 0:i32, %5 | |
pc %6 1:i1 | |
%7:i32 = and 1:i32, %4 | |
%8:i1 = eq 0:i32, %7 | |
%9:i1 = xor 1:i1, %8 | |
%10:i32 = zext %9 | |
infer %10 | |
; RHS inferred successfully | |
result %7 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:fmt_fp | |
%0:i32 = var | |
%1:i32 = and 2048:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
pc %2 1:i1 | |
%3:i32 = and 1:i32, %0 | |
%4:i1 = eq 0:i32, %3 | |
%5:i1 = xor 1:i1, %4 | |
%6:i32 = zext %5 | |
infer %6 | |
; RHS inferred successfully | |
result %3 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:fmt_fp | |
%0:i32 = var | |
%1:i32 = subnsw 27:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i1 = ult 26:i32, %0 | |
%4:i1 = or %2, %3 | |
infer %4 | |
; RHS inferred successfully | |
result %3 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:fmt_fp | |
%0:i32 = var | |
%1 = block 2 | |
%2:i32 = var (knownBits=0xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx0) (nonNegative) | |
%3:i32 = mulnsw 10:i32, %2 | |
%4:i32 = phi %1, 10:i32, %3 | |
%5:i32 = udiv %0, %4 | |
%6:i32 = mul %4, %5 | |
%7:i32 = sub %0, %6 | |
%8:i32 = sub %0, %7 | |
infer %8 | |
; RHS inferred successfully | |
result %6 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:fgets | |
%0:i32 = var | |
%1:i1 = slt %0, 2:i32 | |
pc %1 0:i1 | |
%2:i32 = addnsw 4294967295:i32, %0 | |
%3:i1 = eq 0:i32, %2 | |
infer %3 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: wasmbackend_lua_scimark.c.js.bc:fgets | |
%0:i32 = var | |
%1:i32 = var | |
%2:i1 = ult %1, %0 | |
%3:i32 = select %2, %1, %0 | |
%4:i32 = sub %0, %3 | |
%5:i1 = ne 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %2 | |
----------------------------------------------------------- |
Sign up for free
to join this conversation on GitHub.
Already have an account?
Sign in to comment