Created
May 5, 2018 23:23
-
-
Save regehr/b19854020a21a39fb34e50eff922e187 to your computer and use it in GitHub Desktop.
This file contains hidden or bidirectional Unicode text that may be interpreted or compiled differently than what appears below. To review, open the file in an editor that reveals hidden Unicode characters.
Learn more about bidirectional Unicode characters
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_pcallk | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt 0:i32, %0 | |
pc %2 0:i1 | |
%3:i1 = slt %0, 4293966297:i32 | |
pc %3 1:i1 | |
%4:i1 = eq 4293966296:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = subnsw 4293966296:i32, %0 | |
%6:i32 = addnsw 4294967295:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = sub 4293966295:i32, %0 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_toboolean | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_type | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_tolstring | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_tolstring | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:singlestep | |
%0:i8 = var | |
%1:i32 = zext %0 | |
%2:i32 = and 3:i32, %1 | |
%3:i1 = eq 0:i32, %2 | |
pc %3 0:i1 | |
%4:i32 = or 8:i32, %1 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = or 8:i8, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:singlestep | |
%0:i32 = var (knownBits=0xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx) (nonNegative) | |
%1:i32 = addnw 1:i32, %0 | |
%2:i32 = var (knownBits=0xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx) (nonNegative) | |
%3:i32 = addnw 1:i32, %2 | |
%4:i32 = addnsw %1, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = add %0, %2 | |
%6:i32 = sub %5, 4294967294:i32 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaO_pushvfstring | |
%0 = block 2 | |
%1:i32 = var (knownBits=0xxxxxxxxxxxxxxxxxxxxxxxxxxxxxx0) (nonNegative) | |
%2:i32 = addnw 2:i32, %1 | |
%3:i32 = phi %0, 0:i32, %2 | |
%4:i1 = slt 0:i32, %3 | |
pc %4 1:i1 | |
%5:i32 = or 1:i32, %3 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = add 3:i32, %1 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i8 = var | |
%1:i32 = zext %0 | |
%2:i32 = and 128:i32, %1 | |
%3:i1 = eq 0:i32, %2 | |
pc %3 0:i1 | |
%4:i32 = and 127:i32, %1 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %0, 128:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 8:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 10:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 13:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 14:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 15:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 16:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 17:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 18:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 24:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 25:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_execute | |
%0:i32 = var | |
%1:i6 = trunc %0 | |
pc %1 26:i6 | |
%2:i32 = lshr %0, 23:i32 | |
%3:i32 = and 256:i32, %2 | |
%4:i1 = eq 0:i32, %3 | |
%5:i32 = and 255:i32, %2 | |
%6:i32 = select %4, %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaH_resize | |
%0:i32 = var | |
%1:i1 = slt 30:i32, %0 | |
pc %1 0:i1 | |
%2:i32 = shl 1:i32, %0 | |
%3:i32 = addnsw 1:i32, %2 | |
%4:i1 = ult 134217727:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = lshr 2013265920:i32, %0 | |
%6:i1 = trunc %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaH_resize | |
%0:i32 = var | |
%1:i1 = slt 30:i32, %0 | |
pc %1 0:i1 | |
%2:i32 = shl 1:i32, %0 | |
%3:i32 = addnsw 1:i32, %2 | |
%4:i1 = ult 134217727:i32, %3 | |
pc %4 0:i1 | |
%5:i32 = shl %2, 5:i32 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = shl 32:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaH_resize | |
%0:i8 = var | |
%1:i32 = zext %0 | |
%2:i32 = shl 1:i32, %1 | |
%3:i32 = shl %2, 5:i32 | |
infer %3 | |
; RHS inferred successfully | |
%4:i32 = shl 32:i32, %1 | |
result %4 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaV_concat | |
%0:i32 = var | |
%1:i32 = and 15:i32, %0 | |
%2:i1 = eq 4:i32, %1 | |
%3:i1 = xor 1:i1, %2 | |
%4:i1 = eq 3:i32, %0 | |
%5:i1 = and %3, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:getobjname | |
%0 = block 2 | |
%1:i32 = phi %0, 67108863:i32, 262143:i32 | |
%2:i32 = var | |
%3:i32 = lshr %2, 6:i32 | |
%4:i32 = var | |
%5:i32 = lshr %4, 14:i32 | |
%6:i32 = phi %0, %3, %5 | |
%7:i32 = and %1, %6 | |
infer %7 | |
; RHS inferred successfully | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_tointegerx | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_touserdata | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_setfield | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_insert | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_remove | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_rawseti | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:statement | |
%0:i8 = var | |
%1:i32 = zext %0 | |
%2:i32 = addnw 1:i32, %1 | |
%3:i8 = trunc %2 | |
infer %3 | |
; RHS inferred successfully | |
%4:i8 = sub %0, 255:i8 | |
result %4 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:leaveblock | |
%0:i32 = var | |
%1:i8 = trunc %0 | |
%2:i8 = add 255:i8, %1 | |
%3:i32 = zext %2 | |
infer %3 | |
; RHS inferred successfully | |
%4:i32 = add 255:i32, %0 | |
%5:i32 = and 255:i32, %4 | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_jump | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_patchtohere | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lexerror | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_patchlist | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_patchlist | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = xor 4294967295:i32, %1 | |
%3:i32 = add %0, %2 | |
%4:i32 = sub 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = add 4294967295:i32, %0 | |
%6:i32 = sub %1, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_patchlist | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = xor 4294967295:i32, %1 | |
%3:i32 = add %0, %2 | |
%4:i32 = sub 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = add 4294967295:i32, %0 | |
%6:i32 = sub %1, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_code | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = xor 4294967295:i32, %1 | |
%3:i32 = add %0, %2 | |
%4:i32 = sub 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = add 4294967295:i32, %0 | |
%6:i32 = sub %1, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_code | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = xor 4294967295:i32, %1 | |
%3:i32 = add %0, %2 | |
%4:i32 = sub 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = add 4294967295:i32, %0 | |
%6:i32 = sub %1, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiftrue | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiftrue | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 1:i1 | |
%3:i32 = zext %0 | |
%4:i32 = addnw 1:i32, %3 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %0, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiftrue | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 0:i1 | |
%3:i1 = ult 248:i8, %0 | |
pc %3 0:i1 | |
%4:i32 = zext %0 | |
%5:i32 = addnw 1:i32, %4 | |
%6:i8 = trunc %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i8 = add 1:i8, %0 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiftrue | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %1, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiftrue | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
%6:i32 = zext %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = sext %1 | |
%8:i32 = sub %7, 33023:i32 | |
%9:i32 = and 33023:i32, %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiftrue | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiftrue | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_exp2nextreg | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 1:i1 | |
%3:i32 = zext %0 | |
%4:i32 = addnw 1:i32, %3 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %0, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_exp2nextreg | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 0:i1 | |
%3:i1 = ult 248:i8, %0 | |
pc %3 0:i1 | |
%4:i32 = zext %0 | |
%5:i32 = addnw 1:i32, %4 | |
%6:i8 = trunc %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i8 = add 1:i8, %0 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_exp2nextreg | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %1, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_exp2nextreg | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
%6:i32 = zext %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = sext %1 | |
%8:i32 = sub %7, 33023:i32 | |
%9:i32 = and 33023:i32, %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:forbody | |
%0:i8 = var | |
%1:i32 = zext %0 | |
%2:i32 = addnw 3:i32, %1 | |
%3:i8 = trunc %2 | |
infer %3 | |
; RHS inferred successfully | |
%4:i8 = sub %0, 253:i8 | |
result %4 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:adjust_assign | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = subnsw %0, %1 | |
%3:i32 = addnsw 1:i32, %2 | |
%4:i1 = slt 0:i32, %3 | |
%5:i32 = select %4, %3, 0:i32 | |
%6:i1 = slt 1:i32, %5 | |
pc %6 1:i1 | |
%7:i32 = addnsw 4294967295:i32, %5 | |
infer %7 | |
; RHS inferred successfully | |
result %2 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:singlevaraux | |
%0:i32 = var (knownBits=0xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx) (nonNegative) | |
%1:i1 = slt %0, 0:i32 | |
infer %1 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:body | |
%0:i8 = var | |
%1:i32 = zext %0 | |
%2:i32 = addnw 1:i32, %1 | |
%3:i8 = trunc %2 | |
infer %3 | |
; RHS inferred successfully | |
%4:i8 = sub %0, 255:i8 | |
result %4 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_setreturns | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 1:i1 | |
%3:i32 = zext %0 | |
%4:i32 = addnw 1:i32, %3 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %0, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_setreturns | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 0:i1 | |
%3:i1 = ult 248:i8, %0 | |
pc %3 0:i1 | |
%4:i32 = zext %0 | |
%5:i32 = addnw 1:i32, %4 | |
%6:i8 = trunc %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i8 = add 1:i8, %0 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_setreturns | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %1, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_exp2anyreg | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 1:i1 | |
%3:i32 = zext %0 | |
%4:i32 = addnw 1:i32, %3 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %0, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_exp2anyreg | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 0:i1 | |
%3:i1 = ult 248:i8, %0 | |
pc %3 0:i1 | |
%4:i32 = zext %0 | |
%5:i32 = addnw 1:i32, %4 | |
%6:i8 = trunc %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i8 = add 1:i8, %0 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_exp2anyreg | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %1, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_exp2anyreg | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
%6:i32 = zext %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = sext %1 | |
%8:i32 = sub %7, 33023:i32 | |
%9:i32 = and 33023:i32, %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_self | |
%0:i8 = var | |
%1:i32 = zext %0 | |
%2:i8 = var | |
%3:i32 = zext %2 | |
%4:i32 = addnw 2:i32, %3 | |
%5:i1 = ult %1, %4 | |
pc %5 0:i1 | |
%6:i8 = trunc %4 | |
infer %6 | |
; RHS inferred successfully | |
%7:i8 = add 2:i8, %2 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_self | |
%0:i8 = var | |
%1:i32 = zext %0 | |
%2:i8 = var | |
%3:i32 = zext %2 | |
%4:i32 = addnw 2:i32, %3 | |
%5:i1 = ult %1, %4 | |
pc %5 1:i1 | |
%6:i1 = ult 249:i32, %4 | |
pc %6 0:i1 | |
%7:i8 = trunc %4 | |
infer %7 | |
; RHS inferred successfully | |
%8:i8 = add 2:i8, %2 | |
result %8 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_self | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 2:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = add 2:i8, %1 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:llex | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:skip_sep | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:skip_sep | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:read_long_string | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:read_long_string | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:read_long_string | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:read_long_string | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:save | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add 1:i32, %1 | |
%3:i1 = ult %0, %2 | |
pc %3 1:i1 | |
%4:i1 = ult 2147483645:i32, %0 | |
pc %4 0:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i1 = eq 4294967294:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:exp2reg | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:exp2reg | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:exp2reg | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = xor 4294967295:i32, %1 | |
%3:i32 = add %0, %2 | |
%4:i32 = sub 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = add 4294967295:i32, %0 | |
%6:i32 = sub %1, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:exp2reg | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = xor 4294967295:i32, %1 | |
%3:i32 = add %0, %2 | |
%4:i32 = sub 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = add 4294967295:i32, %0 | |
%6:i32 = sub %1, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:exp2reg | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = xor 4294967295:i32, %1 | |
%3:i32 = add %0, %2 | |
%4:i32 = sub 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = add 4294967295:i32, %0 | |
%6:i32 = sub %1, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:exp2reg | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = xor 4294967295:i32, %1 | |
%3:i32 = add %0, %2 | |
%4:i32 = sub 0:i32, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i32 = add 4294967295:i32, %0 | |
%6:i32 = sub %1, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_prefix | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 1:i1 | |
%3:i32 = zext %0 | |
%4:i32 = addnw 1:i32, %3 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %0, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_prefix | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 0:i1 | |
%3:i1 = ult 248:i8, %0 | |
pc %3 0:i1 | |
%4:i32 = zext %0 | |
%5:i32 = addnw 1:i32, %4 | |
%6:i8 = trunc %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i8 = add 1:i8, %0 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_prefix | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %1, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_prefix | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
%6:i32 = zext %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = sext %1 | |
%8:i32 = sub %7, 33023:i32 | |
%9:i32 = and 33023:i32, %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_infix | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 1:i1 | |
%3:i32 = zext %0 | |
%4:i32 = addnw 1:i32, %3 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %0, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_infix | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 0:i1 | |
%3:i1 = ult 248:i8, %0 | |
pc %3 0:i1 | |
%4:i32 = zext %0 | |
%5:i32 = addnw 1:i32, %4 | |
%6:i8 = trunc %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i8 = add 1:i8, %0 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_infix | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %1, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_infix | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
%6:i32 = zext %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = sext %1 | |
%8:i32 = sub %7, 33023:i32 | |
%9:i32 = and 33023:i32, %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_posfix | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_posfix | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_posfix | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 1:i1 | |
%3:i32 = zext %0 | |
%4:i32 = addnw 1:i32, %3 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %0, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_posfix | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 0:i1 | |
%3:i1 = ult 248:i8, %0 | |
pc %3 0:i1 | |
%4:i32 = zext %0 | |
%5:i32 = addnw 1:i32, %4 | |
%6:i8 = trunc %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i8 = add 1:i8, %0 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_posfix | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %1, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_posfix | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
%6:i32 = zext %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = sext %1 | |
%8:i32 = sub %7, 33023:i32 | |
%9:i32 = and 33023:i32, %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:codecomp | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiffalse | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiffalse | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 1:i1 | |
%3:i32 = zext %0 | |
%4:i32 = addnw 1:i32, %3 | |
%5:i8 = trunc %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %0, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiffalse | |
%0:i8 = var | |
%1:i8 = var | |
%2:i1 = ult %0, %1 | |
pc %2 0:i1 | |
%3:i1 = ult 248:i8, %0 | |
pc %3 0:i1 | |
%4:i32 = zext %0 | |
%5:i32 = addnw 1:i32, %4 | |
%6:i8 = trunc %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i8 = add 1:i8, %0 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiffalse | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i8 = sub %1, 255:i8 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiffalse | |
%0 = block 2 | |
%1:i8 = var | |
%2:i32 = zext %1 | |
%3:i32 = addnw 1:i32, %2 | |
%4:i8 = trunc %3 | |
%5:i8 = phi %0, %4, %4 | |
%6:i32 = zext %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = sext %1 | |
%8:i32 = sub %7, 33023:i32 | |
%9:i32 = and 33023:i32, %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiffalse | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_goiffalse | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaK_concat | |
%0:i32 = var | |
%1:i32 = lshr %0, 14:i32 | |
%2:i32 = addnsw 4294836225:i32, %1 | |
%3:i1 = eq 4294967295:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 1:i32, %4 | |
%6:i32 = addnsw %5, %2 | |
%7:i32 = select %3, 4294967295:i32, %6 | |
%8:i1 = eq 4294967295:i32, %7 | |
pc %8 1:i1 | |
%9:i32 = var | |
%10:i32 = xor 4294967295:i32, %4 | |
%11:i32 = add %9, %10 | |
%12:i32 = sub 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub 1:i32, %9 | |
%14:i32 = add %4, %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_getmetatable | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_rawget | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_pushvalue | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_rawgeti | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_copy | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_copy | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_next | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_rawequal | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_rawequal | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_getfield | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_tothread | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_setupvalue | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_setmetatable | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_rawset | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_setuservalue | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_upvalueid | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_upvalueid | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_iscfunction | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_upvaluejoin | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_upvaluejoin | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_getupvalue | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_isnumber | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_getuservalue | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_tonumberx | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_tounsignedx | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_arshift | |
%0:i32 = var | |
%1:i1 = slt 4294967295:i32, %0 | |
%2:i32 = var | |
%3:i1 = slt %2, 0:i32 | |
%4:i1 = and %1, %3 | |
pc %4 0:i1 | |
%5:i1 = slt 0:i32, %0 | |
pc %5 1:i1 | |
%6:i1 = slt 31:i32, %0 | |
%7:i32 = lshr %2, %0 | |
%8:i32 = select %6, 0:i32, %7 | |
infer %8 | |
; RHS inferred successfully | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_arshift | |
%0:i32 = var | |
%1:i1 = slt 4294967295:i32, %0 | |
%2:i32 = var | |
%3:i1 = slt %2, 0:i32 | |
%4:i1 = and %1, %3 | |
pc %4 0:i1 | |
%5:i1 = slt 0:i32, %0 | |
pc %5 0:i1 | |
%6:i1 = slt %0, 4294967265:i32 | |
%7:i32 = subnsw 0:i32, %0 | |
%8:i32 = shl %2, %7 | |
%9:i32 = select %6, 0:i32, %8 | |
infer %9 | |
; RHS inferred successfully | |
result %8 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_arshift | |
%0 = block 2 | |
%1:i32 = var | |
%2:i1 = slt %1, 4294967265:i32 | |
%3:i32 = var | |
%4:i32 = subnsw 0:i32, %1 | |
%5:i32 = shl %3, %4 | |
%6:i32 = select %2, 0:i32, %5 | |
%7:i1 = slt 31:i32, %1 | |
%8:i32 = lshr %3, %1 | |
%9:i32 = select %7, 0:i32, %8 | |
%10:i32 = phi %0, %6, %9 | |
infer %10 | |
; RHS inferred successfully | |
result %3 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_arshift | |
%0:i32 = var | |
%1:i1 = slt 4294967295:i32, %0 | |
%2:i32 = var | |
%3:i1 = slt %2, 0:i32 | |
%4:i1 = and %1, %3 | |
pc %4 1:i1 | |
%5:i32 = lshr 4294967295:i32, %0 | |
%6:i32 = xor 4294967295:i32, %5 | |
%7:i32 = lshr %2, %0 | |
%8:i32 = or %6, %7 | |
infer %8 | |
; RHS inferred successfully | |
%9:i32 = ashr %2, %0 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_arshift | |
%0:i32 = var | |
%1:i1 = slt 4294967295:i32, %0 | |
%2:i32 = var | |
%3:i1 = slt %2, 0:i32 | |
%4:i1 = and %1, %3 | |
pc %4 1:i1 | |
%5:i1 = slt 31:i32, %0 | |
%6:i32 = lshr 4294967295:i32, %0 | |
%7:i32 = xor 4294967295:i32, %6 | |
%8:i32 = lshr %2, %0 | |
%9:i32 = or %7, %8 | |
%10:i32 = select %5, 4294967295:i32, %9 | |
infer %10 | |
; RHS inferred successfully | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_lshift | |
%0:i32 = var | |
%1:i1 = slt %0, 0:i32 | |
pc %1 1:i1 | |
%2:i1 = slt %0, 4294967265:i32 | |
%3:i32 = var | |
%4:i32 = subnsw 0:i32, %0 | |
%5:i32 = lshr %3, %4 | |
%6:i32 = select %2, 0:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_lshift | |
%0:i32 = var | |
%1:i1 = slt %0, 0:i32 | |
pc %1 0:i1 | |
%2:i1 = slt 31:i32, %0 | |
%3:i32 = var | |
%4:i32 = shl %3, %0 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_lshift | |
%0 = block 2 | |
%1:i32 = var | |
%2:i1 = slt 31:i32, %1 | |
%3:i32 = var | |
%4:i32 = shl %3, %1 | |
%5:i32 = select %2, 0:i32, %4 | |
%6:i1 = slt %1, 4294967265:i32 | |
%7:i32 = subnsw 0:i32, %1 | |
%8:i32 = lshr %3, %7 | |
%9:i32 = select %6, 0:i32, %8 | |
%10:i32 = phi %0, %5, %9 | |
infer %10 | |
; RHS inferred successfully | |
result %3 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_replace | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = addnsw 4294967295:i32, %1 | |
%3:i32 = shl 4294967294:i32, %2 | |
%4:i32 = xor 4294967295:i32, %3 | |
%5:i32 = and %0, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 32:i32, %1 | |
%7:i32 = shl %0, %6 | |
%8:i32 = lshr %7, %6 | |
result %8 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_rrot | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = subnsw 0:i32, %1 | |
%3:i32 = and 31:i32, %2 | |
%4:i32 = subnsw 32:i32, %3 | |
%5:i32 = lshr %0, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = and 31:i32, %1 | |
%7:i32 = lshr %0, %6 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_rshift | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 1:i1 | |
%2:i1 = slt 31:i32, %0 | |
%3:i32 = var | |
%4:i32 = lshr %3, %0 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_rshift | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4294967265:i32 | |
%3:i32 = var | |
%4:i32 = subnsw 0:i32, %0 | |
%5:i32 = shl %3, %4 | |
%6:i32 = select %2, 0:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:b_rshift | |
%0 = block 2 | |
%1:i32 = var | |
%2:i1 = slt %1, 4294967265:i32 | |
%3:i32 = var | |
%4:i32 = subnsw 0:i32, %1 | |
%5:i32 = shl %3, %4 | |
%6:i32 = select %2, 0:i32, %5 | |
%7:i1 = slt 31:i32, %1 | |
%8:i32 = lshr %3, %1 | |
%9:i32 = select %7, 0:i32, %8 | |
%10:i32 = phi %0, %6, %9 | |
infer %10 | |
; RHS inferred successfully | |
result %3 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:str_rep | |
%0:i32 = var | |
%1:i1 = slt %0, 1:i32 | |
pc %1 0:i1 | |
%2:i32 = var | |
%3:i32 = var | |
%4:i32 = add %2, %3 | |
%5:i1 = ult %4, %2 | |
pc %5 0:i1 | |
%6:i32 = udiv 2147483647:i32, %0 | |
%7:i1 = ult %4, %6 | |
pc %7 1:i1 | |
%8:i32 = mul %0, %2 | |
%9:i32 = addnsw 4294967295:i32, %0 | |
%10:i32 = mul %3, %9 | |
%11:i32 = add %8, %10 | |
infer %11 | |
; RHS inferred successfully | |
%12:i32 = mul %0, %4 | |
%13:i32 = sub %12, %3 | |
result %13 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:str_find_aux | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i32 = var | |
%3 = block 2 | |
%4:i32 = var | |
%5:i1 = slt 4294967295:i32, %4 | |
%6:i32 = var | |
%7:i32 = sub 0:i32, %4 | |
%8:i1 = ult %6, %7 | |
%9:i32 = add 1:i32, %4 | |
%10:i32 = add %6, %9 | |
%11:i32 = select %8, 0:i32, %10 | |
%12:i32 = select %5, %4, %11 | |
%13:i32 = phi %3, %12, 1:i32 | |
%14:i32 = sub %2, %13 | |
%15:i32 = add 1:i32, %14 | |
%16:i1 = ult %15, %0 | |
pc %16 0:i1 | |
%17:i32 = add 4294967295:i32, %0 | |
%18:i32 = sub %15, %17 | |
%19:i1 = eq 0:i32, %18 | |
infer %19 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_gettable | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_prepbuffsize | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %1, %3 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_prepbuffsize | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %1, %3 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
%12:i1 = ult %9, %1 | |
%13:i1 = or %11, %12 | |
infer %13 | |
; RHS inferred successfully | |
result %12 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_addlstring | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %1, %3 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_addlstring | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %1, %3 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
%12:i1 = ult %9, %1 | |
%13:i1 = or %11, %12 | |
infer %13 | |
; RHS inferred successfully | |
result %12 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_addvalue | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %3, %1 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_addvalue | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %3, %1 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
%12:i1 = ult %9, %1 | |
%13:i1 = or %11, %12 | |
infer %13 | |
; RHS inferred successfully | |
result %12 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_isstring | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_replace | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_addstring | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %3, %1 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_addstring | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i1 = ult %2, %3 | |
pc %4 1:i1 | |
%5:i32 = shl %0, 1:i32 | |
%6:i32 = sub %5, %1 | |
%7:i1 = ult %6, %3 | |
%8:i32 = add %3, %1 | |
%9:i32 = select %7, %8, %5 | |
%10:i32 = sub %9, %1 | |
%11:i1 = ult %10, %3 | |
%12:i1 = ult %9, %1 | |
%13:i1 = or %11, %12 | |
infer %13 | |
; RHS inferred successfully | |
result %12 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_topointer | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_topointer | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_rawlen | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:unpack | |
%0 = block 2 | |
%1:i32 = var | |
%2:i32 = var | |
%3:i32 = phi %0, %1, %2 | |
%4:i32 = var | |
%5:i1 = slt %3, %4 | |
pc %5 0:i1 | |
%6:i32 = subnsw %3, %4 | |
%7:i1 = slt %6, 0:i32 | |
infer %7 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_compare | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_compare | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_len | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_resume | |
%0:i16 = var | |
%1:i32 = zext %0 | |
%2:i32 = addnw 1:i32, %1 | |
%3:i16 = trunc %2 | |
infer %3 | |
; RHS inferred successfully | |
%4:i16 = add 1:i16, %0 | |
result %4 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:unroll | |
%0:i8 = var | |
%1:i8 = and 1:i8, %0 | |
%2:i1 = eq 0:i8, %1 | |
pc %2 1:i1 | |
%3:i32 = zext %0 | |
%4:i32 = and 16:i32, %3 | |
%5:i1 = eq 0:i32, %4 | |
pc %5 0:i1 | |
%6:i32 = and 239:i32, %3 | |
%7:i8 = trunc %6 | |
infer %7 | |
; RHS inferred successfully | |
%8:i8 = and 239:i8, %0 | |
result %8 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:lua_settable | |
%0:i32 = var | |
%1:i1 = slt 0:i32, %0 | |
pc %1 0:i1 | |
%2:i1 = slt %0, 4293966297:i32 | |
pc %2 1:i1 | |
%3:i1 = eq 4293966296:i32, %0 | |
pc %3 0:i1 | |
%4:i32 = subnsw 4293966296:i32, %0 | |
%5:i32 = addnsw 4294967295:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = sub 4293966295:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_gsub | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i32 = var | |
%5:i32 = sub %3, %4 | |
%6:i1 = ult %2, %5 | |
pc %6 1:i1 | |
%7:i32 = shl %0, 1:i32 | |
%8:i32 = sub %7, %1 | |
%9:i1 = ult %8, %5 | |
%10:i32 = add %1, %5 | |
%11:i32 = select %9, %10, %7 | |
%12:i32 = sub %11, %1 | |
%13:i1 = ult %12, %5 | |
infer %13 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_gsub | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = sub %0, %1 | |
%3:i32 = var | |
%4:i32 = var | |
%5:i32 = sub %3, %4 | |
%6:i1 = ult %2, %5 | |
pc %6 1:i1 | |
%7:i32 = shl %0, 1:i32 | |
%8:i32 = sub %7, %1 | |
%9:i1 = ult %8, %5 | |
%10:i32 = add %1, %5 | |
%11:i32 = select %9, %10, %7 | |
%12:i32 = sub %11, %1 | |
%13:i1 = ult %12, %5 | |
%14:i1 = ult %11, %1 | |
%15:i1 = or %13, %14 | |
infer %15 | |
; RHS inferred successfully | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_gsub | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = var | |
%3:i32 = var | |
%4:i32 = sub %2, %3 | |
%5:i32 = add %1, %4 | |
%6:i32 = sub %0, %5 | |
%7:i32 = var | |
%8:i1 = ult %6, %7 | |
pc %8 1:i1 | |
%9:i32 = shl %0, 1:i32 | |
%10:i32 = sub %9, %5 | |
%11:i1 = ult %10, %7 | |
%12:i32 = add %7, %5 | |
%13:i32 = select %11, %12, %9 | |
%14:i32 = sub %13, %5 | |
%15:i1 = ult %14, %7 | |
infer %15 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_gsub | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = var | |
%3:i32 = var | |
%4:i32 = sub %2, %3 | |
%5:i32 = add %1, %4 | |
%6:i32 = sub %0, %5 | |
%7:i32 = var | |
%8:i1 = ult %6, %7 | |
pc %8 1:i1 | |
%9:i32 = shl %0, 1:i32 | |
%10:i32 = sub %9, %5 | |
%11:i1 = ult %10, %7 | |
%12:i32 = add %7, %5 | |
%13:i32 = select %11, %12, %9 | |
%14:i32 = sub %13, %5 | |
%15:i1 = ult %14, %7 | |
%16:i1 = ult %13, %5 | |
%17:i1 = or %15, %16 | |
infer %17 | |
; RHS inferred successfully | |
result %16 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_gsub | |
%0 = block 2 | |
%1:i32 = var | |
%2:i32 = phi %0, 1024:i32, %1 | |
%3:i32 = var | |
%4:i32 = var | |
%5:i32 = add %3, %4 | |
%6:i32 = phi %0, 0:i32, %5 | |
%7:i32 = sub %2, %6 | |
%8:i32 = var | |
%9:i1 = ult %7, %8 | |
pc %9 1:i1 | |
%10:i32 = shl %2, 1:i32 | |
%11:i32 = sub %10, %6 | |
%12:i1 = ult %11, %8 | |
%13:i32 = add %8, %6 | |
%14:i32 = select %12, %13, %10 | |
%15:i32 = sub %14, %6 | |
%16:i1 = ult %15, %8 | |
infer %16 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:luaL_gsub | |
%0 = block 2 | |
%1:i32 = var | |
%2:i32 = phi %0, 1024:i32, %1 | |
%3:i32 = var | |
%4:i32 = var | |
%5:i32 = add %3, %4 | |
%6:i32 = phi %0, 0:i32, %5 | |
%7:i32 = sub %2, %6 | |
%8:i32 = var | |
%9:i1 = ult %7, %8 | |
pc %9 1:i1 | |
%10:i32 = shl %2, 1:i32 | |
%11:i32 = sub %10, %6 | |
%12:i1 = ult %11, %8 | |
%13:i32 = add %8, %6 | |
%14:i32 = select %12, %13, %10 | |
%15:i32 = sub %14, %6 | |
%16:i1 = ult %15, %8 | |
%17:i1 = ult %14, %6 | |
%18:i1 = or %16, %17 | |
infer %18 | |
; RHS inferred successfully | |
result %17 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 1:i1 | |
%2:i32 = var | |
%3:i1 = ult %0, 11:i32 | |
%4:i32 = add 11:i32, %0 | |
%5:i32 = and 4294967288:i32, %4 | |
%6:i32 = select %3, 16:i32, %5 | |
%7:i32 = lshrexact %6, 3:i32 | |
%8:i32 = lshr %2, %7 | |
%9:i32 = and 3:i32, %8 | |
%10:i1 = eq 0:i32, %9 | |
pc %10 1:i1 | |
%11:i32 = var | |
%12:i1 = ult %11, %6 | |
pc %12 1:i1 | |
%13:i1 = eq 0:i32, %8 | |
pc %13 0:i1 | |
%14:i32 = shl 2:i32, %7 | |
%15:i32 = sub 0:i32, %14 | |
%16:i32 = or %15, %14 | |
infer %16 | |
; RHS inferred successfully | |
result %15 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 1:i1 | |
%2:i32 = var | |
%3:i1 = ult %0, 11:i32 | |
%4:i32 = add 11:i32, %0 | |
%5:i32 = and 4294967288:i32, %4 | |
%6:i32 = select %3, 16:i32, %5 | |
%7:i32 = lshrexact %6, 3:i32 | |
%8:i32 = lshr %2, %7 | |
%9:i32 = and 3:i32, %8 | |
%10:i1 = eq 0:i32, %9 | |
pc %10 1:i1 | |
%11:i32 = var | |
%12:i1 = ult %11, %6 | |
pc %12 1:i1 | |
%13:i1 = eq 0:i32, %8 | |
pc %13 0:i1 | |
%14:i32 = shl 2:i32, %7 | |
%15:i32 = sub 0:i32, %14 | |
%16:i32 = or %15, %14 | |
%17:i32 = shl %8, %7 | |
%18:i32 = and %16, %17 | |
infer %18 | |
; RHS inferred successfully | |
result %17 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 1:i1 | |
%2:i32 = var | |
%3:i1 = ult %0, 11:i32 | |
%4:i32 = add 11:i32, %0 | |
%5:i32 = and 4294967288:i32, %4 | |
%6:i32 = select %3, 16:i32, %5 | |
%7:i32 = lshrexact %6, 3:i32 | |
%8:i32 = lshr %2, %7 | |
%9:i32 = and 3:i32, %8 | |
%10:i1 = eq 0:i32, %9 | |
pc %10 1:i1 | |
%11:i32 = var | |
%12:i1 = ult %11, %6 | |
pc %12 1:i1 | |
%13:i1 = eq 0:i32, %8 | |
pc %13 0:i1 | |
%14:i32 = shl 2:i32, %7 | |
%15:i32 = sub 0:i32, %14 | |
%16:i32 = or %15, %14 | |
%17:i32 = shl %8, %7 | |
%18:i32 = and %16, %17 | |
%19:i32 = sub 0:i32, %18 | |
%20:i32 = and %19, %18 | |
%21:i32 = add 4294967295:i32, %20 | |
%22:i32 = lshr %21, 12:i32 | |
%23:i32 = and 16:i32, %22 | |
%24:i32 = lshr %21, %23 | |
%25:i32 = lshr %24, 5:i32 | |
%26:i32 = and 8:i32, %25 | |
%27:i32 = lshr %24, %26 | |
%28:i32 = lshr %27, 2:i32 | |
%29:i32 = and 4:i32, %28 | |
%30:i32 = lshr %27, %29 | |
%31:i32 = lshr %30, 1:i32 | |
%32:i32 = and 2:i32, %31 | |
%33:i32 = lshr %30, %32 | |
%34:i32 = lshr %33, 1:i32 | |
%35:i32 = and 1:i32, %34 | |
infer %35 | |
; RHS inferred successfully | |
result %34 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 1:i1 | |
%2:i32 = var | |
%3:i1 = ult %0, 11:i32 | |
%4:i32 = add 11:i32, %0 | |
%5:i32 = and 4294967288:i32, %4 | |
%6:i32 = select %3, 16:i32, %5 | |
%7:i32 = lshrexact %6, 3:i32 | |
%8:i32 = lshr %2, %7 | |
%9:i32 = and 3:i32, %8 | |
%10:i1 = eq 0:i32, %9 | |
pc %10 1:i1 | |
%11:i32 = var | |
%12:i1 = ult %11, %6 | |
pc %12 1:i1 | |
%13:i1 = eq 0:i32, %8 | |
pc %13 0:i1 | |
%14:i32 = shl 2:i32, %7 | |
%15:i32 = sub 0:i32, %14 | |
%16:i32 = or %15, %14 | |
%17:i32 = shl %8, %7 | |
%18:i32 = and %16, %17 | |
%19:i32 = sub 0:i32, %18 | |
%20:i32 = and %19, %18 | |
%21:i32 = add 4294967295:i32, %20 | |
%22:i32 = lshr %21, 12:i32 | |
%23:i32 = and 16:i32, %22 | |
%24:i32 = lshr %21, %23 | |
%25:i32 = lshr %24, 5:i32 | |
%26:i32 = and 8:i32, %25 | |
%27:i32 = lshr %24, %26 | |
%28:i32 = lshr %27, 2:i32 | |
%29:i32 = and 4:i32, %28 | |
%30:i32 = lshr %27, %29 | |
%31:i32 = lshr %30, 1:i32 | |
%32:i32 = and 2:i32, %31 | |
%33:i32 = lshr %30, %32 | |
%34:i32 = lshr %33, 1:i32 | |
%35:i32 = and 1:i32, %34 | |
%36:i32 = lshr %33, %35 | |
infer %36 | |
; RHS inferred successfully | |
result 1:i32 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i32 = sub 0:i32, %0 | |
%3:i32 = and %0, %2 | |
%4:i32 = add 4294967295:i32, %3 | |
%5:i32 = lshr %4, 12:i32 | |
%6:i32 = and 16:i32, %5 | |
%7:i32 = lshr %4, %6 | |
%8:i32 = lshr %7, 5:i32 | |
%9:i32 = and 8:i32, %8 | |
%10:i32 = lshr %7, %9 | |
%11:i32 = lshr %10, 2:i32 | |
%12:i32 = and 4:i32, %11 | |
%13:i32 = lshr %10, %12 | |
%14:i32 = lshr %13, 1:i32 | |
%15:i32 = and 2:i32, %14 | |
%16:i32 = lshr %13, %15 | |
%17:i32 = lshr %16, 1:i32 | |
%18:i32 = and 1:i32, %17 | |
infer %18 | |
; RHS inferred successfully | |
result %17 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = eq 0:i32, %0 | |
pc %1 0:i1 | |
%2:i32 = sub 0:i32, %0 | |
%3:i32 = and %0, %2 | |
%4:i32 = add 4294967295:i32, %3 | |
%5:i32 = lshr %4, 12:i32 | |
%6:i32 = and 16:i32, %5 | |
%7:i32 = lshr %4, %6 | |
%8:i32 = lshr %7, 5:i32 | |
%9:i32 = and 8:i32, %8 | |
%10:i32 = lshr %7, %9 | |
%11:i32 = lshr %10, 2:i32 | |
%12:i32 = and 4:i32, %11 | |
%13:i32 = lshr %10, %12 | |
%14:i32 = lshr %13, 1:i32 | |
%15:i32 = and 2:i32, %14 | |
%16:i32 = lshr %13, %15 | |
%17:i32 = lshr %16, 1:i32 | |
%18:i32 = and 1:i32, %17 | |
%19:i32 = lshr %16, %18 | |
infer %19 | |
; RHS inferred successfully | |
%20:i32 = add 1:i32, %0 | |
%21:i32 = and 1:i32, %20 | |
result %21 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i1 = ult %0, 245:i32 | |
pc %1 0:i1 | |
%2:i1 = ult 4294967231:i32, %0 | |
pc %2 0:i1 | |
%3:i32 = add 11:i32, %0 | |
%4:i32 = lshr %3, 8:i32 | |
%5:i1 = eq 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0 = block 3 | |
%1:i32 = var | |
%2:i32 = add 11:i32, %1 | |
%3:i32 = and 4294967288:i32, %2 | |
%4:i32 = lshr %2, 8:i32 | |
%5:i32 = addnw 1048320:i32, %4 | |
%6:i32 = lshr %5, 16:i32 | |
%7:i32 = and 8:i32, %6 | |
%8:i32 = shl %4, %7 | |
%9:i32 = add 520192:i32, %8 | |
%10:i32 = lshr %9, 16:i32 | |
%11:i32 = and 4:i32, %10 | |
%12:i32 = shl %8, %11 | |
%13:i32 = add 245760:i32, %12 | |
%14:i32 = lshr %13, 16:i32 | |
%15:i32 = and 2:i32, %14 | |
%16:i32 = or %11, %7 | |
%17:i32 = or %15, %16 | |
%18:i32 = subnsw 14:i32, %17 | |
%19:i32 = shl %12, %15 | |
%20:i32 = lshr %19, 15:i32 | |
%21:i32 = addnw %18, %20 | |
%22:i32 = addnw 7:i32, %21 | |
%23:i32 = lshr %3, %22 | |
%24:i32 = and 1:i32, %23 | |
%25:i32 = shlnw %21, 1:i32 | |
%26:i32 = or %24, %25 | |
%27:i32 = phi %0, %26, 0:i32, 31:i32 | |
%28:i32 = shl 2:i32, %27 | |
%29:i32 = sub 0:i32, %28 | |
%30:i32 = or %29, %28 | |
infer %30 | |
; RHS inferred successfully | |
result %29 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1 = block 3 | |
%2:i32 = var | |
%3:i32 = add 11:i32, %2 | |
%4:i32 = and 4294967288:i32, %3 | |
%5:i32 = lshr %3, 8:i32 | |
%6:i32 = addnw 1048320:i32, %5 | |
%7:i32 = lshr %6, 16:i32 | |
%8:i32 = and 8:i32, %7 | |
%9:i32 = shl %5, %8 | |
%10:i32 = add 520192:i32, %9 | |
%11:i32 = lshr %10, 16:i32 | |
%12:i32 = and 4:i32, %11 | |
%13:i32 = shl %9, %12 | |
%14:i32 = add 245760:i32, %13 | |
%15:i32 = lshr %14, 16:i32 | |
%16:i32 = and 2:i32, %15 | |
%17:i32 = or %12, %8 | |
%18:i32 = or %16, %17 | |
%19:i32 = subnsw 14:i32, %18 | |
%20:i32 = shl %13, %16 | |
%21:i32 = lshr %20, 15:i32 | |
%22:i32 = addnw %19, %21 | |
%23:i32 = addnw 7:i32, %22 | |
%24:i32 = lshr %4, %23 | |
%25:i32 = and 1:i32, %24 | |
%26:i32 = shlnw %22, 1:i32 | |
%27:i32 = or %25, %26 | |
%28:i32 = phi %1, %27, 0:i32, 31:i32 | |
%29:i32 = shl 2:i32, %28 | |
%30:i32 = sub 0:i32, %29 | |
%31:i32 = or %30, %29 | |
%32:i32 = and %0, %31 | |
%33:i1 = eq 0:i32, %32 | |
pc %33 0:i1 | |
%34:i32 = sub 0:i32, %32 | |
%35:i32 = and %34, %32 | |
%36:i32 = add 4294967295:i32, %35 | |
%37:i32 = lshr %36, 12:i32 | |
%38:i32 = and 16:i32, %37 | |
%39:i32 = lshr %36, %38 | |
%40:i32 = lshr %39, 5:i32 | |
%41:i32 = and 8:i32, %40 | |
%42:i32 = lshr %39, %41 | |
%43:i32 = lshr %42, 2:i32 | |
%44:i32 = and 4:i32, %43 | |
%45:i32 = lshr %42, %44 | |
%46:i32 = lshr %45, 1:i32 | |
%47:i32 = and 2:i32, %46 | |
%48:i32 = lshr %45, %47 | |
%49:i32 = lshr %48, 1:i32 | |
%50:i32 = and 1:i32, %49 | |
infer %50 | |
; RHS inferred successfully | |
result %49 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1 = block 3 | |
%2:i32 = var | |
%3:i32 = add 11:i32, %2 | |
%4:i32 = and 4294967288:i32, %3 | |
%5:i32 = lshr %3, 8:i32 | |
%6:i32 = addnw 1048320:i32, %5 | |
%7:i32 = lshr %6, 16:i32 | |
%8:i32 = and 8:i32, %7 | |
%9:i32 = shl %5, %8 | |
%10:i32 = add 520192:i32, %9 | |
%11:i32 = lshr %10, 16:i32 | |
%12:i32 = and 4:i32, %11 | |
%13:i32 = shl %9, %12 | |
%14:i32 = add 245760:i32, %13 | |
%15:i32 = lshr %14, 16:i32 | |
%16:i32 = and 2:i32, %15 | |
%17:i32 = or %12, %8 | |
%18:i32 = or %16, %17 | |
%19:i32 = subnsw 14:i32, %18 | |
%20:i32 = shl %13, %16 | |
%21:i32 = lshr %20, 15:i32 | |
%22:i32 = addnw %19, %21 | |
%23:i32 = addnw 7:i32, %22 | |
%24:i32 = lshr %4, %23 | |
%25:i32 = and 1:i32, %24 | |
%26:i32 = shlnw %22, 1:i32 | |
%27:i32 = or %25, %26 | |
%28:i32 = phi %1, %27, 0:i32, 31:i32 | |
%29:i32 = shl 2:i32, %28 | |
%30:i32 = sub 0:i32, %29 | |
%31:i32 = or %30, %29 | |
%32:i32 = and %0, %31 | |
%33:i1 = eq 0:i32, %32 | |
pc %33 0:i1 | |
%34:i32 = sub 0:i32, %32 | |
%35:i32 = and %34, %32 | |
%36:i32 = add 4294967295:i32, %35 | |
%37:i32 = lshr %36, 12:i32 | |
%38:i32 = and 16:i32, %37 | |
%39:i32 = lshr %36, %38 | |
%40:i32 = lshr %39, 5:i32 | |
%41:i32 = and 8:i32, %40 | |
%42:i32 = lshr %39, %41 | |
%43:i32 = lshr %42, 2:i32 | |
%44:i32 = and 4:i32, %43 | |
%45:i32 = lshr %42, %44 | |
%46:i32 = lshr %45, 1:i32 | |
%47:i32 = and 2:i32, %46 | |
%48:i32 = lshr %45, %47 | |
%49:i32 = lshr %48, 1:i32 | |
%50:i32 = and 1:i32, %49 | |
%51:i32 = lshr %48, %50 | |
infer %51 | |
; RHS inferred successfully | |
result 1:i32 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0 = block 2 | |
%1 = block 2 | |
%2:i32 = var | |
%3:i32 = add 11:i32, %2 | |
%4:i32 = and 4294967288:i32, %3 | |
%5:i32 = sub 0:i32, %4 | |
%6:i32 = var | |
%7:i32 = phi %1, %5, %6 | |
%8:i32 = var | |
%9:i32 = and 4294967288:i32, %8 | |
%10:i32 = sub %9, %4 | |
%11:i32 = var | |
%12:i1 = ult %10, %11 | |
%13:i32 = select %12, %10, %11 | |
%14:i32 = phi %0, %7, %13 | |
%15:i1 = ult %14, 16:i32 | |
pc %15 0:i1 | |
%16:i1 = ult %14, 256:i32 | |
pc %16 0:i1 | |
%17:i32 = lshr %14, 8:i32 | |
%18:i1 = eq 0:i32, %17 | |
infer %18 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i32 = var (knownBits=11111111111111111111111111111111) (negative) (signBits=32) | |
%2:i1 = eq %0, %1 | |
pc %2 0:i1 | |
%3:i32 = var | |
%4:i32 = add 4294967295:i32, %3 | |
%5:i32 = and %0, %4 | |
%6:i1 = eq 0:i32, %5 | |
%7:i32 = add %0, %4 | |
%8:i32 = sub 0:i32, %3 | |
%9:i32 = and %7, %8 | |
%10:i32 = sub %9, %0 | |
%11:i32 = select %6, 0:i32, %10 | |
infer %11 | |
; RHS inferred successfully | |
result %10 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0 = block 2 | |
%1:i32 = var | |
%2:i32 = var | |
%3:i32 = sub %1, %2 | |
%4 = block 8 | |
%5:i32 = var | |
%6:i32 = add 11:i32, %5 | |
%7:i32 = and 4294967288:i32, %6 | |
%8:i1 = ult %5, 11:i32 | |
%9:i32 = select %8, 16:i32, %7 | |
%10:i32 = phi %4, %7, 4294967295:i32, %9, %9, %9, %7, %7, %7 | |
%11:i32 = sub %3, %10 | |
%12:i32 = var | |
%13:i32 = and 4294967288:i32, %12 | |
%14:i32 = add %11, %13 | |
%15:i32 = phi %0, %11, %14 | |
%16:i1 = ult %15, 256:i32 | |
pc %16 0:i1 | |
%17:i32 = lshr %15, 8:i32 | |
%18:i1 = eq 0:i32, %17 | |
infer %18 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var (nonZero) | |
%1:i32 = and 7:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = sub 0:i32, %0 | |
%4:i32 = and 7:i32, %3 | |
%5:i32 = select %2, 0:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
result %4 | |
----------------------------------------------------------- | |
; Function: malloc | |
%0:i32 = var | |
%1:i32 = var | |
%2:i1 = eq %0, %1 | |
pc %2 0:i1 | |
%3:i32 = sub %1, %0 | |
%4:i1 = ult %3, 256:i32 | |
pc %4 0:i1 | |
%5:i32 = lshr %3, 8:i32 | |
%6:i1 = eq 0:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: free | |
%0 = block 2 | |
%1 = block 9 | |
%2:i32 = var | |
%3:i32 = and 4294967288:i32, %2 | |
%4:i32 = var | |
%5:i32 = add %4, %3 | |
%6:i32 = phi %1, %3, %5, %5, %5, %5, %5, %5, %5, %5 | |
%7:i32 = var | |
%8:i32 = and 4294967288:i32, %7 | |
%9:i32 = add %6, %8 | |
%10:i32 = phi %0, %6, %9 | |
%11:i1 = ult %10, 256:i32 | |
pc %11 0:i1 | |
%12:i32 = lshr %10, 8:i32 | |
%13:i1 = eq 0:i32, %12 | |
infer %13 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:dispose_chunk | |
%0 = block 2 | |
%1 = block 9 | |
%2:i32 = var | |
%3:i32 = var | |
%4:i32 = add %3, %2 | |
%5:i32 = phi %1, %2, %4, %4, %4, %4, %4, %4, %4, %4 | |
%6:i32 = var | |
%7:i32 = and 4294967288:i32, %6 | |
%8:i32 = add %5, %7 | |
%9:i32 = phi %0, %5, %8 | |
%10:i1 = ult %9, 256:i32 | |
pc %10 0:i1 | |
%11:i32 = lshr %9, 8:i32 | |
%12:i1 = eq 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__floatscan | |
%0 = block 2 | |
%1:i32 = var (knownBits=0xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx) (nonNegative) | |
%2:i32 = addnw 1:i32, %1 | |
%3:i32 = phi %0, %2, %1 | |
%4:i1 = ne 8:i32, %3 | |
pc %4 1:i1 | |
%5:i1 = ne 3:i32, %3 | |
pc %5 1:i1 | |
%6:i32 = var | |
%7:i1 = ne 0:i32, %6 | |
%8:i1 = ult 3:i32, %3 | |
%9:i1 = and %7, %8 | |
pc %9 1:i1 | |
%10:i1 = eq 8:i32, %3 | |
infer %10 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:hexfloat | |
%0:i32 = var | |
%1:i32 = shl %0, 1:i32 | |
%2:i1 = var | |
%3:i1 = xor 1:i1, %2 | |
%4:i32 = zext %3 | |
%5:i32 = or %1, %4 | |
%6:i1 = slt 4294967295:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = add %0, %0 | |
%8:i32 = lshr %7, 31:i32 | |
%9:i32 = xor 31:i32, %8 | |
%10:i1 = trunc %9 | |
result %10 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:decfloat | |
%0:i32 = var | |
%1:i64 = zext %0 | |
%2:i64 = shlnw %1, 29:i64 | |
%3:i32 = var | |
%4:i64 = zext %3 | |
%5:i64 = addnw %2, %4 | |
%6:i32 = trunc %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = shl %0, 29:i32 | |
%8:i32 = add %3, %7 | |
result %8 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:decfloat | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = and 127:i32, %1 | |
%3:i1 = eq %0, %2 | |
pc %3 1:i1 | |
%4:i32 = var | |
%5:i32 = add 127:i32, %4 | |
%6:i32 = and 127:i32, %5 | |
%7:i1 = ne %2, %6 | |
%8:i1 = or %3, %7 | |
%9:i1 = xor 1:i1, %8 | |
%10:i32 = var | |
%11:i1 = eq 0:i32, %10 | |
%12:i1 = and %9, %11 | |
%13:i32 = select %12, %2, %4 | |
%14:i32 = add 127:i32, %13 | |
infer %14 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:decfloat | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = and 127:i32, %1 | |
%3:i1 = eq %0, %2 | |
pc %3 1:i1 | |
%4:i32 = var | |
%5:i32 = add 127:i32, %4 | |
%6:i32 = and 127:i32, %5 | |
%7:i1 = ne %2, %6 | |
%8:i1 = or %3, %7 | |
%9:i1 = xor 1:i1, %8 | |
%10:i32 = var | |
%11:i1 = eq 0:i32, %10 | |
%12:i1 = and %9, %11 | |
%13:i32 = select %12, %2, %4 | |
%14:i32 = add 127:i32, %13 | |
%15:i32 = and 127:i32, %14 | |
infer %15 | |
; RHS inferred successfully | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:decfloat | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = and 127:i32, %1 | |
%3:i1 = eq %0, %2 | |
pc %3 1:i1 | |
%4:i32 = var | |
%5:i32 = add 127:i32, %4 | |
%6:i32 = and 127:i32, %5 | |
%7:i1 = ne %2, %6 | |
%8:i1 = or %3, %7 | |
%9:i1 = xor 1:i1, %8 | |
%10:i32 = var | |
%11:i1 = eq 0:i32, %10 | |
%12:i1 = and %9, %11 | |
%13:i32 = select %12, %2, %4 | |
%14:i32 = add 126:i32, %13 | |
infer %14 | |
; RHS inferred successfully | |
%15:i32 = add 126:i32, %4 | |
result %15 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:decfloat | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = and 127:i32, %1 | |
%3:i1 = eq %0, %2 | |
pc %3 1:i1 | |
%4:i32 = var | |
%5:i32 = add 127:i32, %4 | |
%6:i32 = and 127:i32, %5 | |
%7:i1 = ne %2, %6 | |
%8:i1 = or %3, %7 | |
%9:i1 = xor 1:i1, %8 | |
%10:i32 = var | |
%11:i1 = eq 0:i32, %10 | |
%12:i1 = and %9, %11 | |
%13:i32 = select %12, %2, %4 | |
%14:i32 = add 126:i32, %13 | |
%15:i32 = and 127:i32, %14 | |
infer %15 | |
; RHS inferred successfully | |
%16:i32 = mul 127:i32, %5 | |
%17:i32 = or 127:i32, %16 | |
%18:i32 = xor %16, %17 | |
result %18 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:decfloat | |
%0:i32 = var | |
%1:i32 = var | |
%2:i32 = add %0, %1 | |
%3:i32 = sub 4294967294:i32, %2 | |
%4:i32 = var | |
%5:i32 = addnsw 53:i32, %4 | |
%6:i32 = and 2147483647:i32, %5 | |
%7:i1 = slt %3, %6 | |
pc %7 1:i1 | |
%8:i1 = var | |
%9:i1 = xor 1:i1, %8 | |
%10:i32 = zext %9 | |
%11:i32 = addnsw %4, %10 | |
%12:i32 = addnsw 50:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
%13:i32 = sub %4, 4294967245:i32 | |
%14:i32 = sext %8 | |
%15:i32 = add %13, %14 | |
result %15 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__toread | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i32 = addnsw 255:i32, %1 | |
%3:i32 = or %2, %1 | |
%4:i8 = trunc %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i8 = sub %0, 1:i8 | |
%6:i8 = or %0, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__intscan | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i64 = zext %1 | |
%3:i64 = lshr 18446744073709551615:i64, %2 | |
infer %3 | |
; RHS inferred successfully | |
%4:i64 = sext %0 | |
%5:i64 = lshr 18446744073709551615:i64, %4 | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__intscan | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i64 = zext %1 | |
%3:i64 = lshr 18446744073709551615:i64, %2 | |
%4 = block 2 | |
%5:i32 = var (knownBits=000000000000000000000000xxxxxxxx) (nonNegative) (signBits=24) | |
%6:i32 = var | |
%7:i32 = shl %6, %1 | |
%8:i32 = or %5, %7 | |
%9:i64 = zext %8 | |
%10:i64 = phi %4, 0:i64, %9 | |
%11:i1 = ult %3, %10 | |
infer %11 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__intscan | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i64 = zext %1 | |
%3:i64 = lshr 18446744073709551615:i64, %2 | |
%4 = block 2 | |
%5:i32 = var (knownBits=000000000000000000000000xxxxxxxx) (nonNegative) (signBits=24) | |
%6:i32 = var | |
%7:i32 = shl %6, %1 | |
%8:i32 = or %5, %7 | |
%9:i64 = zext %8 | |
%10:i64 = phi %4, 0:i64, %9 | |
%11:i1 = ult %3, %10 | |
%12 = block 3 | |
%13 = block 2 | |
%14:i32 = var | |
%15:i1 = eq 0:i32, %14 | |
%16:i32 = select %15, 10:i32, %14 | |
%17:i32 = phi %13, %16, %14 | |
%18:i32 = phi %12, %17, 16:i32, 8:i32 | |
%19:i8 = var | |
%20:i8 = var | |
%21:i8 = phi %4, %19, %20 | |
%22:i32 = zext %21 | |
%23:i1 = ule %18, %22 | |
%24:i1 = or %11, %23 | |
infer %24 | |
; RHS inferred successfully | |
result %23 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__intscan | |
%0:i64 = var | |
%1:i8 = var | |
%2:i32 = sext %1 | |
%3:i64 = zext %2 | |
%4:i64 = shl %0, %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i64 = zext %1 | |
%6:i64 = shl %0, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__intscan | |
%0:i64 = var | |
%1:i8 = var | |
%2:i32 = sext %1 | |
%3:i64 = zext %2 | |
%4:i64 = shl %0, %3 | |
%5:i8 = var | |
%6:i64 = zext %5 | |
%7:i64 = or %4, %6 | |
infer %7 | |
; RHS inferred successfully | |
%8:i64 = sext %1 | |
%9:i64 = shl %0, %8 | |
%10:i64 = or %9, %6 | |
result %10 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__intscan | |
%0 = block 4 | |
%1:i64 = var | |
%2:i64 = mul 10:i64, %1 | |
%3:i32 = var | |
%4:i64 = sext %3 | |
%5:i64 = add %2, %4 | |
%6 = block 8 | |
%7 = block 2 | |
%8:i32 = var (knownBits=000000000000000000000000xxxxxxxx) (nonNegative) (signBits=24) | |
%9:i32 = var | |
%10:i8 = var | |
%11:i32 = sext %10 | |
%12:i32 = shl %9, %11 | |
%13:i32 = or %8, %12 | |
%14:i64 = zext %13 | |
%15:i64 = phi %7, 0:i64, %14 | |
%16 = block 2 | |
%17:i32 = var (knownBits=000000000000000000000000xxxxxxxx) (nonNegative) (signBits=24) | |
%18:i32 = var | |
%19 = block 3 | |
%20 = block 2 | |
%21:i32 = var | |
%22:i1 = eq 0:i32, %21 | |
%23:i32 = select %22, 10:i32, %21 | |
%24:i32 = phi %20, %23, %21 | |
%25:i32 = phi %19, %24, 16:i32, 8:i32 | |
%26:i32 = mul %18, %25 | |
%27:i32 = add %17, %26 | |
%28:i64 = zext %27 | |
%29:i64 = phi %16, 0:i64, %28 | |
%30:i64 = var | |
%31:i64 = zext %11 | |
%32:i64 = shl %30, %31 | |
%33:i8 = var | |
%34:i64 = zext %33 | |
%35:i64 = or %32, %34 | |
%36:i64 = var | |
%37:i64 = zext %25 | |
%38:i64 = mul %36, %37 | |
%39:i8 = var | |
%40:i64 = zext %39 | |
%41:i64 = add %38, %40 | |
%42:i64 = phi %6, %5, %15, %29, %35, %36, %36, %41, %1 | |
%43:i64 = var | |
%44 = block 2 | |
%45:i32 = var | |
%46:i32 = var | |
%47:i32 = mul 10:i32, %46 | |
%48:i32 = add %45, %47 | |
%49:i64 = zext %48 | |
%50:i64 = phi %44, 0:i64, %49 | |
%51:i64 = phi %0, %5, %42, %43, %50 | |
%52:i1 = ult %51, %43 | |
pc %52 0:i1 | |
%53:i64 = and 1:i64, %43 | |
%54:i1 = ne 0:i64, %53 | |
infer %54 | |
; RHS inferred successfully | |
%55:i1 = trunc %43 | |
result %55 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i32 = addnsw 4294967264:i32, %1 | |
%3:i32 = shl 1:i32, %2 | |
%4:i32 = and 75913:i32, %3 | |
%5:i1 = eq 0:i32, %4 | |
%6:i1 = ult 31:i32, %2 | |
%7:i1 = or %5, %6 | |
infer %7 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i32 = addnsw 4294967264:i32, %1 | |
%3:i32 = shl 1:i32, %2 | |
%4:i32 = and 75913:i32, %3 | |
%5:i1 = eq 0:i32, %4 | |
%6:i1 = ult 31:i32, %2 | |
%7:i1 = or %5, %6 | |
infer %7 | |
; RHS inferred successfully | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i32 = var | |
%1:i32 = and 8192:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = and 4294901759:i32, %0 | |
%4:i32 = select %2, %0, %3 | |
%5:i32 = and 8:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = and 8:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i32 = var | |
%1:i32 = and 8192:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = and 4294901759:i32, %0 | |
%4:i32 = select %2, %0, %3 | |
%5:i32 = and 8:i32, %4 | |
%6:i1 = eq 0:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = lshr %0, 3:i32 | |
%8:i32 = xor 3:i32, %7 | |
%9:i1 = trunc %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i32 = var | |
%1:i32 = and 8192:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = and 4294901759:i32, %0 | |
%4:i32 = select %2, %0, %3 | |
%5:i32 = and 2048:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = and 2048:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i32 = var | |
%1:i32 = and 8192:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = and 4294901759:i32, %0 | |
%4:i32 = select %2, %0, %3 | |
%5:i32 = and 2048:i32, %4 | |
%6:i1 = eq 0:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = lshr %0, 11:i32 | |
%8:i32 = add 11:i32, %7 | |
%9:i1 = trunc %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i32 = var | |
%1:i32 = and 8192:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = and 4294901759:i32, %0 | |
%4:i32 = select %2, %0, %3 | |
%5:i32 = and 1:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = and 1:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i32 = var | |
%1:i32 = and 8192:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = and 4294901759:i32, %0 | |
%4:i32 = select %2, %0, %3 | |
%5:i32 = and 1:i32, %4 | |
%6:i1 = eq 0:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = add 1:i32, %0 | |
%8:i1 = trunc %7 | |
result %8 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i32 = var | |
%1:i32 = and 8192:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = and 4294901759:i32, %0 | |
%4:i32 = select %2, %0, %3 | |
%5:i32 = and 2049:i32, %4 | |
infer %5 | |
; RHS inferred successfully | |
%6:i32 = and 2049:i32, %0 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:printf_core | |
%0:i32 = var | |
%1:i32 = and 8192:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = and 4294901759:i32, %0 | |
%4:i32 = select %2, %0, %3 | |
%5:i32 = and 2049:i32, %4 | |
%6:i1 = ne 0:i32, %5 | |
infer %6 | |
; RHS inferred successfully | |
%7:i32 = ashr %0, 11:i32 | |
%8:i32 = or %0, %7 | |
%9:i1 = trunc %8 | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:fmt_fp | |
%0:i32 = var | |
%1:i32 = subnsw 12:i32, %0 | |
%2:i1 = eq 0:i32, %1 | |
%3:i1 = ult 11:i32, %0 | |
%4:i1 = or %2, %3 | |
infer %4 | |
; RHS inferred successfully | |
result %3 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__fwritex | |
%0 = block 3 | |
%1:i32 = var | |
%2:i32 = phi %0, %1, 0:i32, 0:i32 | |
%3:i32 = var | |
%4:i32 = sub %3, %1 | |
%5:i32 = phi %0, %4, %3, %3 | |
%6:i32 = add %2, %5 | |
infer %6 | |
; RHS inferred successfully | |
result %3 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__towrite | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i32 = addnsw 255:i32, %1 | |
%3:i32 = or %2, %1 | |
%4:i8 = trunc %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i8 = sub %0, 1:i8 | |
%6:i8 = or %0, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:expm1 | |
%0:i64 = var | |
%1:i64 = lshr %0, 63:i64 | |
%2:i32 = trunc %1 | |
%3:i1 = ne 0:i32, %2 | |
infer %3 | |
; RHS inferred successfully | |
%4:i64 = ashr %0, 63:i64 | |
%5:i1 = trunc %4 | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__rem_pio2 | |
%0:i64 = var | |
%1:i64 = lshr %0, 32:i64 | |
%2:i32 = trunc %1 | |
%3:i32 = and 2147483647:i32, %2 | |
%4:i1 = ult %3, 1074752123:i32 | |
pc %4 1:i1 | |
%5:i32 = and 1048575:i32, %2 | |
%6:i1 = eq 598523:i32, %5 | |
pc %6 0:i1 | |
%7:i64 = lshr %0, 63:i64 | |
%8:i32 = trunc %7 | |
%9:i1 = ne 0:i32, %8 | |
infer %9 | |
; RHS inferred successfully | |
%10:i1 = trunc %7 | |
result %10 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__rem_pio2 | |
%0:i64 = var | |
%1:i64 = lshr %0, 32:i64 | |
%2:i32 = trunc %1 | |
%3:i32 = and 2147483647:i32, %2 | |
%4:i32 = lshr %3, 20:i32 | |
infer %4 | |
; RHS inferred successfully | |
%5:i64 = add %0, %0 | |
%6:i64 = lshr %5, 53:i64 | |
%7:i32 = trunc %6 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:__rem_pio2 | |
%0:i64 = var | |
%1:i64 = lshr %0, 32:i64 | |
%2:i32 = trunc %1 | |
%3:i32 = and 2147483647:i32, %2 | |
%4:i32 = lshr %3, 20:i32 | |
infer %4 | |
; RHS inferred successfully | |
%5:i64 = add %0, %0 | |
%6:i64 = lshr %5, 53:i64 | |
%7:i32 = trunc %6 | |
result %7 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:fgets | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i32 = addnsw 255:i32, %1 | |
%3:i32 = or %2, %1 | |
%4:i8 = trunc %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i8 = sub %0, 1:i8 | |
%6:i8 = or %0, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:fgets | |
%0:i32 = var | |
%1:i1 = slt %0, 2:i32 | |
pc %1 0:i1 | |
%2:i32 = addnsw 4294967295:i32, %0 | |
%3:i1 = eq 0:i32, %2 | |
infer %3 | |
; RHS inferred successfully | |
result 0:i1 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:fgets | |
%0:i32 = var | |
%1:i32 = var | |
%2:i1 = eq 0:i32, %1 | |
%3:i32 = var | |
%4:i32 = var | |
%5:i32 = sub %3, %4 | |
%6:i32 = sub 1:i32, %4 | |
%7:i32 = add %1, %6 | |
%8:i32 = select %2, %5, %7 | |
%9:i1 = ult %8, %0 | |
%10:i32 = select %9, %8, %0 | |
%11:i32 = sub %0, %10 | |
%12:i1 = ne 0:i32, %11 | |
infer %12 | |
; RHS inferred successfully | |
result %9 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:fclose | |
%0:i32 = var | |
%1:i32 = and 1:i32, %0 | |
%2:i1 = ne 0:i32, %1 | |
infer %2 | |
; RHS inferred successfully | |
%3:i1 = trunc %0 | |
result %3 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:vfscanf | |
%0:i8 = var | |
%1:i32 = zext %0 | |
%2:i32 = and 47:i32, %1 | |
%3:i1 = eq 3:i32, %2 | |
%4:i32 = or 32:i32, %1 | |
%5:i32 = select %3, %4, %1 | |
%6:i32 = or 16:i32, %5 | |
%7:i1 = eq 115:i32, %6 | |
pc %7 1:i1 | |
%8:i1 = eq 115:i32, %5 | |
infer %8 | |
; RHS inferred successfully | |
%9:i8 = lshr %0, 4:i8 | |
%10:i1 = trunc %9 | |
result %10 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:fread | |
%0:i8 = var | |
%1:i32 = sext %0 | |
%2:i32 = addnsw 255:i32, %1 | |
%3:i32 = or %2, %1 | |
%4:i8 = trunc %3 | |
infer %4 | |
; RHS inferred successfully | |
%5:i8 = sub %0, 1:i8 | |
%6:i8 = or %0, %5 | |
result %6 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:atan | |
%0:i64 = var | |
%1:i64 = lshr %0, 32:i64 | |
%2:i32 = trunc %1 | |
%3:i32 = and 2147483647:i32, %2 | |
%4:i1 = ult 1141899263:i32, %3 | |
pc %4 1:i1 | |
%5:i64 = lshr %0, 63:i64 | |
%6:i32 = trunc %5 | |
%7:i1 = ne 0:i32, %6 | |
infer %7 | |
; RHS inferred successfully | |
%8:i1 = trunc %5 | |
result %8 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:atan | |
%0:i64 = var | |
%1:i64 = lshr %0, 63:i64 | |
%2:i32 = trunc %1 | |
%3:i1 = ne 0:i32, %2 | |
infer %3 | |
; RHS inferred successfully | |
%4:i64 = ashr %0, 63:i64 | |
%5:i1 = trunc %4 | |
result %5 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:atan2 | |
%0:i64 = var | |
%1:i64 = and 9223372036854775807:i64, %0 | |
%2:i1 = ult 9218868437227405312:i64, %1 | |
pc %2 0:i1 | |
%3:i64 = lshr %0, 32:i64 | |
%4:i32 = trunc %3 | |
%5:i32 = and 2147483647:i32, %4 | |
%6:i32 = trunc %0 | |
%7:i32 = or %5, %6 | |
infer %7 | |
; RHS inferred successfully | |
%8:i64 = add %0, %0 | |
%9:i64 = lshr %8, 33:i64 | |
%10:i64 = or %0, %9 | |
%11:i32 = trunc %10 | |
result %11 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:atan2 | |
%0:i64 = var | |
%1:i64 = and 9223372036854775807:i64, %0 | |
%2:i1 = ult 9218868437227405312:i64, %1 | |
pc %2 0:i1 | |
%3:i64 = lshr %0, 32:i64 | |
%4:i32 = trunc %3 | |
%5:i32 = add 3222274048:i32, %4 | |
%6:i32 = trunc %0 | |
%7:i32 = or %5, %6 | |
%8:i1 = eq 0:i32, %7 | |
pc %8 0:i1 | |
%9:i32 = and 2147483647:i32, %4 | |
%10:i32 = or %9, %6 | |
infer %10 | |
; RHS inferred successfully | |
%11:i64 = add %0, %0 | |
%12:i64 = lshr %11, 33:i64 | |
%13:i64 = or %0, %12 | |
%14:i32 = trunc %13 | |
result %14 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:atan2 | |
%0:i64 = var | |
%1:i64 = and 9223372036854775807:i64, %0 | |
%2:i1 = ult 9218868437227405312:i64, %1 | |
pc %2 0:i1 | |
%3:i64 = lshr %0, 32:i64 | |
%4:i32 = trunc %3 | |
%5:i32 = and 2147483647:i32, %4 | |
%6:i32 = trunc %0 | |
%7:i32 = or %5, %6 | |
%8:i1 = eq 0:i32, %7 | |
pc %8 0:i1 | |
%9:i64 = lshr %0, 63:i64 | |
%10:i32 = trunc %9 | |
%11:i1 = ne 0:i32, %10 | |
infer %11 | |
; RHS inferred successfully | |
%12:i1 = trunc %9 | |
result %12 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:atan2 | |
%0:i64 = var | |
%1:i64 = and 9223372036854775807:i64, %0 | |
%2:i1 = ult 9218868437227405312:i64, %1 | |
pc %2 0:i1 | |
%3:i64 = var | |
%4:i64 = and 9223372036854775807:i64, %3 | |
%5:i1 = ult 9218868437227405312:i64, %4 | |
pc %5 0:i1 | |
%6:i64 = lshr %0, 32:i64 | |
%7:i32 = trunc %6 | |
%8:i32 = add 3222274048:i32, %7 | |
%9:i32 = trunc %0 | |
%10:i32 = or %8, %9 | |
%11:i1 = eq 0:i32, %10 | |
pc %11 0:i1 | |
%12:i64 = lshr %3, 32:i64 | |
%13:i32 = trunc %12 | |
%14:i32 = and 2147483647:i32, %13 | |
%15:i32 = trunc %3 | |
%16:i32 = or %14, %15 | |
%17:i1 = eq 0:i32, %16 | |
pc %17 0:i1 | |
%18:i32 = and 2147483647:i32, %7 | |
%19:i32 = or %18, %9 | |
%20:i1 = eq 0:i32, %19 | |
pc %20 0:i1 | |
%21:i1 = eq 2146435072:i32, %18 | |
pc %21 0:i1 | |
%22:i1 = eq 2146435072:i32, %14 | |
%23:i32 = addnuw 67108864:i32, %18 | |
%24:i1 = ult %23, %14 | |
%25:i1 = or %22, %24 | |
pc %25 1:i1 | |
%26:i64 = lshr %3, 63:i64 | |
%27:i32 = trunc %26 | |
%28:i1 = ne 0:i32, %27 | |
infer %28 | |
; RHS inferred successfully | |
%29:i1 = trunc %26 | |
result %29 | |
----------------------------------------------------------- | |
; Function: asm2wasm_lua_scimark.c.js.bc:atan2 | |
%0:i64 = var | |
%1:i64 = and 9223372036854775807:i64, %0 | |
%2:i1 = ult 9218868437227405312:i64, %1 | |
pc %2 0:i1 | |
%3:i64 = var | |
%4:i64 = and 9223372036854775807:i64, %3 | |
%5:i1 = ult 9218868437227405312:i64, %4 | |
pc %5 0:i1 | |
%6:i64 = lshr %0, 32:i64 | |
%7:i32 = trunc %6 | |
%8:i32 = add 3222274048:i32, %7 | |
%9:i32 = trunc %0 | |
%10:i32 = or %8, %9 | |
%11:i1 = eq 0:i32, %10 | |
pc %11 0:i1 | |
%12:i64 = lshr %3, 32:i64 | |
%13:i32 = trunc %12 | |
%14:i32 = and 2147483647:i32, %13 | |
%15:i32 = trunc %3 | |
%16:i32 = or %14, %15 | |
%17:i1 = eq 0:i32, %16 | |
pc %17 0:i1 | |
%18:i32 = and 2147483647:i32, %7 | |
%19:i32 = or %18, %9 | |
%20:i1 = eq 0:i32, %19 | |
pc %20 0:i1 | |
%21:i1 = eq 2146435072:i32, %18 | |
pc %21 0:i1 | |
%22:i1 = eq 2146435072:i32, %14 | |
%23:i32 = addnuw 67108864:i32, %18 | |
%24:i1 = ult %23, %14 | |
%25:i1 = or %22, %24 | |
pc %25 0:i1 | |
%26:i64 = lshr %0, 62:i64 | |
%27:i32 = trunc %26 | |
%28:i32 = and 2:i32, %27 | |
%29:i1 = ne 0:i32, %28 | |
infer %29 | |
; RHS inferred successfully | |
%30:i64 = lshr %0, 63:i64 | |
%31:i1 = trunc %30 | |
result %31 | |
----------------------------------------------------------- |
Sign up for free
to join this conversation on GitHub.
Already have an account?
Sign in to comment